微機(jī)原理與接口技術(shù)

前言
第1章 計(jì)算機(jī)基礎(chǔ)知識(shí)
1．1 計(jì)算機(jī)發(fā)展概況
1．1．1 計(jì)算機(jī)由來及發(fā)展史
1．1．2 微機(jī)的分類
1．2 微機(jī)系統(tǒng)
1．2．1 微機(jī)系統(tǒng)硬件
1．2．2 微機(jī)系統(tǒng)軟件
1．2．3 硬件與軟件的關(guān)系
1．3 計(jì)算機(jī)中的數(shù)制及其轉(zhuǎn)換
1．3．1 數(shù)制的表示
1．3．2 數(shù)制的轉(zhuǎn)換
1．4 計(jì)算機(jī)中數(shù)的表示方法
1．4．1 機(jī)器數(shù)與真值
1．4．2 無符號(hào)二進(jìn)制數(shù)的表示
1．4．3 帶符號(hào)二進(jìn)制數(shù)的表示
1．4．4 帶符號(hào)二進(jìn)制數(shù)的運(yùn)算
1．4．5 計(jì)算機(jī)中常用的編碼
1．5 微機(jī)的主要性能指標(biāo)
本章習(xí)題
第2章 8086微型計(jì)算機(jī)系統(tǒng)
2．1 8086微處理器的結(jié)構(gòu)
2．1．1 8086的內(nèi)部結(jié)構(gòu)
2．1．2 8086的寄存器結(jié)構(gòu)
2．2 8086微處理器的引腳特征
2．2．1 8086的引腳特征
2．2．2 8086的工作模式
2．2．3 兩種工作模式下8086的公共引腳特征
2．2．4 最小工作模式下8086的特殊引腳特征
2．2．5 最大工作模式下8086的特殊引腳特征
2．3 8086微型計(jì)算機(jī)系統(tǒng)的硬件組成
2．3．1 系統(tǒng)硬件組成特點(diǎn)
2．3．2 最小工作模式下8086系統(tǒng)的硬件組成
2．3．3 最大工作模式下8086系統(tǒng)的硬件組成
2．3．4 8086微處理器對(duì)存儲(chǔ)器管理概述
2．3．5 8086微處理器對(duì)I/O管理概述
2．4 8086微處理器的總線時(shí)序
2．4．1 計(jì)算機(jī)系統(tǒng)的三大周期
2．4．2 最小工作模式下8086的總線周期時(shí)序
2．4．3 最大工作模式下8086的總線周期時(shí)序
本章習(xí)題
第3章 指令系統(tǒng)與尋址方式
3．1 概述
3．2 尋址方式
3．2．1 操作數(shù)類型
3．2．2 8086/8088尋址方式
3．3 指令系統(tǒng)
3．3．1 數(shù)據(jù)傳送指令
3．3．2 算術(shù)運(yùn)算指令
3．3．3 位運(yùn)算指令
3．3．4 串操作指令
3．3．5 控制轉(zhuǎn)移指令
3．3．6 處理器控制指令
本章習(xí)題
第4章 匯編語言程序設(shè)計(jì)
4．1 匯編語言基礎(chǔ)知識(shí)
4．1．1 概述
4．1．2 匯編語言程序的結(jié)構(gòu)
4．1．3 匯編語言語句
4．1．4 指令語句的操作數(shù)組成
4．1．5 指令語句中的運(yùn)算符和操作符
4．2 匯編語言的偽指令系統(tǒng)
4．2．1 數(shù)據(jù)定義偽指令
4．2．2 符號(hào)定義偽指令
4．2．3 段定義偽指令
4．2．4 過程定義偽指令
4．2．5 模塊定義與結(jié)束偽指令
4．2．6 其他偽指令
4．3 系統(tǒng)功能調(diào)用
4．3．1 DOS功能調(diào)用
4．3．2 BIOS功能調(diào)用
4．4 匯編語言程序設(shè)計(jì)
4．4．1 程序的質(zhì)量標(biāo)準(zhǔn)
4．4．2 匯編語言程序設(shè)計(jì)的基本過程
4．4．3 順序程序設(shè)計(jì)
4．4．4 分支程序設(shè)計(jì)
4．4．5 循環(huán)程序設(shè)計(jì)
4．4．6 子程序設(shè)計(jì)
4．4．7 匯編語言程序設(shè)計(jì)舉例
4．5 匯編語言程序的上機(jī)過程
4．5．1 上機(jī)環(huán)境
4．5．2 上機(jī)過程
4．5．3 DEBUG運(yùn)行調(diào)試
4．5．4 Emu8086軟件的使用簡介
本章習(xí)題
第5章 Proteus仿真平臺(tái)的使用
5．1 Proteus簡介
5．2 Proteus ISIS的基本使用
5．2．1 進(jìn)入Proteus ISIS
5．2．2 Proteus ISIS工作界面
5．2．3 8086*小模式電路繪制
5．3 Proteus ISIS下8086的仿真
本章習(xí)題
第6章 半導(dǎo)體存儲(chǔ)器
6．1 概述
6．2 半導(dǎo)體存儲(chǔ)器的分類
6．3 存儲(chǔ)器芯片的主要技術(shù)指標(biāo)
6．4 典型存儲(chǔ)器芯片介紹
6．5 存儲(chǔ)器與系統(tǒng)的連接
6．5．1 存儲(chǔ)器擴(kuò)展
6．5．2 存儲(chǔ)器的片選信號(hào)產(chǎn)生方法
6．5．3 8086 CPU與存儲(chǔ)器的連接
本章習(xí)題
第7章 輸入/輸出接口
7．1 I/O接口的概念與功能
7．1．1 概述
7．1．2 I/O接口電路的基本功能
7．1．3 CPU與I/O設(shè)備之間的接口信息
7．1．4 I/O端口的概念與編址方式
7．2 簡單I/O接口芯片
7．2．1 鎖存器74LS
7．2．2 緩沖器74LS
7．3 CPU與外設(shè)之間的數(shù)據(jù)傳送控制方式
7．3．1 程序控制傳送方式
7．3．2 中斷方式
7．3．3 直接存儲(chǔ)器存?。―MA）傳送方式
7．3．4 通道控制方式和I/O處理器
本章習(xí)題
第8章 可編程接口芯片
8．1 概述
8．2 可編程定時(shí)器/計(jì)數(shù)器
8．2．1 定時(shí)/計(jì)數(shù)概述
8．2．2 8253的外部特性與內(nèi)部結(jié)構(gòu)
8．2．3 8253的引腳功能
8．2．4 8253的工作方式
8．2．5 8253的初始化
8．2．6 8253的應(yīng)用
8．3 可編程并行接口芯片8255A
8．3．1 并行接口概述
8．3．2 8255A的外部特性與內(nèi)部結(jié)構(gòu)
8．3．3 8255A的引腳功能
8．3．4 8255A的工作方式
8．3．5 8255A的初始化
8．3．6 8255A的應(yīng)用
8．4 Proteus ISIS仿真實(shí)例
本章習(xí)題
第9章 中斷與中斷管理
9．1 概述
9．1．1 中斷與中斷源
9．1．2 中斷處理過程
9．2 8086的中斷系統(tǒng)
9．2．1 8086的中斷分類
9．2．2 中斷向量和中斷向量表
9．2．3 8086的中斷響應(yīng)和中斷處理過程
9．3 可編程中斷控制器8259A
9．3．1 8259A的內(nèi)部結(jié)構(gòu)和引腳功能
9．3．2 8259A的工作原理
9．3．3 8259A的工作方式
9．3．4 8259A的應(yīng)用
9．4 Proteus ISIS仿真實(shí)例
本章習(xí)題
第10章 數(shù)/模與模/數(shù)轉(zhuǎn)換及應(yīng)用
10．1 概述
10．2 模/數(shù)轉(zhuǎn)換及應(yīng)用
10．2．1 模/數(shù)轉(zhuǎn)換器的基本原理
10．2．2 模/數(shù)轉(zhuǎn)換器的主要參數(shù)
10．2．3 8位A/D轉(zhuǎn)換器ADC0809及其應(yīng)用
10．3 數(shù)/模轉(zhuǎn)換及應(yīng)用
10．3．1 數(shù)/模轉(zhuǎn)換器的基本原理
10．3．2 數(shù)/模轉(zhuǎn)換器的主要參數(shù)
10．3．3 8位D/A轉(zhuǎn)換器DAC0832及其應(yīng)用
10．4 Proteus ISIS仿真實(shí)例
本章習(xí)題
第11章 總線
11．1 概述
11．1．1 總線的基本概念
11．1．2 總線的分類
11．1．3 總線的參數(shù)指標(biāo)
11．2 系統(tǒng)總線
11．3 外部總線
11．3．1 RS-232C總線
11．3．2 RS-485總線
11．3．3 USB總線
本章習(xí)題
附錄
附錄A ASCII碼表（完整版）
附錄B Proteus VSM元件庫
參考文獻(xiàn)