微機(jī)原理及接口技術(shù)

目 錄
序
前 言
第1章 微型計算機(jī)基礎(chǔ)知識
1.1 微型計算機(jī)的發(fā)展概況
1.1.1 電子計算機(jī)的發(fā)展簡史
1.1.2 微處理器的發(fā)展簡史
1.2 數(shù)制表示及其轉(zhuǎn)換
1.2.1 數(shù)制的表示
1.2.2 數(shù)制的轉(zhuǎn)換
1.3 二進(jìn)制數(shù)的算術(shù)運算和邏輯運算
1.3.1 二進(jìn)制數(shù)的算術(shù)運算
1.3.2 二進(jìn)制數(shù)的邏輯運算
1.4 帶符號二進(jìn)制數(shù)的表示及運算
1.4.1 有符號數(shù)的表示
1.4.2 補碼的運算規(guī)則
1.4.3 溢出及其判斷方法
1.5 二進(jìn)制編碼
1.5.1 十進(jìn)制數(shù)的二進(jìn)制編碼
1.5.2 ASCII碼
1.6 二進(jìn)制信息的計量單位
習(xí)題
第2章 微型計算機(jī)概述
2.1 微型計算機(jī)基本結(jié)構(gòu)與工作原理
2.1.1 微型計算機(jī)系統(tǒng)的組成
2.1.2 微型計算機(jī)的基本工作過程
2.2 8086CPU的內(nèi)部基本結(jié)構(gòu)
2.2.1 8086CPU的內(nèi)部功能結(jié)構(gòu)
2.2.2 8086CPU的寄存器結(jié)構(gòu)
2.3 8086CPU的工作模式與引腳功能
2.3.1 8086CPU的工作模式
2.3.2 8086CPU的引腳功能
2.4 8086系統(tǒng)的存儲器組織及I/O組織
2.4.1 8086系統(tǒng)的存儲器組織
2.4.2 8086系統(tǒng)的I/O組織
2.5 8086CPU的總線時序
2.5.1 總線時序的基本概念
2.5.2 系統(tǒng)的復(fù)位和啟動操作
2.5.3 幾種基本時序
2.6 系統(tǒng)總線的形成
2.6.1 幾種常用的芯片
2.6.2 最小模式下的系統(tǒng)總線形
成
2.6.3 最大模式下的系統(tǒng)總線形
成
習(xí)題
第3章 8086的尋址方式與指令系統(tǒng)
3.1 指令格式
3.2 8086的尋址方式
3.2.1 數(shù)據(jù)尋址方式
3.2.2 轉(zhuǎn)移地址尋址方式
3.3 8086的指令系統(tǒng)
3.4 數(shù)據(jù)傳送指令
3.4.1 通用數(shù)據(jù)傳送指令
3.4.2 地址傳送指令
3.4.3 標(biāo)志寄存器傳送指令
3.4.4 I/O數(shù)據(jù)傳送指令
3.5 算術(shù)運算指令
3.5.1 加法指令
3.5.2 減法指令
3.5.3 乘法指令
3.5.4 除法指令
3.5.5 十進(jìn)制調(diào)整指令
3.5.6 符號擴(kuò)展指令
3.6 邏輯運算和移位指令
3.6.1 邏輯運算指令
3.6.2 移位指令
3.7 串操作指令
3.8 程序控制指令
3.8.1 無條件轉(zhuǎn)移指令
3.8.2 條件轉(zhuǎn)移指令
3.8.3 循環(huán)控制指令
3.8.4 中斷及中斷返回指令
3.9 處理器控制指令
習(xí)題
第4章 匯編語言程序設(shè)計
4.1 匯編語言程序的基本格式
4.1.1 匯編語言概述
4.1.2 匯編語言源程序的結(jié)構(gòu)形式
4.1.3 匯編語言的語句
4.2 匯編語言的基本語法
4.2.1 常量、變量與標(biāo)號
4.2.2 表達(dá)式與運算符
4.2.3 偏移地址計數(shù)器
4.3 偽指令
4.3.1 變量定義偽指令
4.3.2 符號定義偽指令
4.3.3 段定義偽指令
4.3.4 過程定義偽指令
4.3.5 模塊定義和結(jié)束偽指令
4.3.6 其他偽指令
4.4 宏指令
4.4.1 宏定義語句
4.4.2 宏定義中的標(biāo)號和變量
4.4.3 宏指令和子程序
4.5 DOS和BIOS功能調(diào)用
4.5.1 DOS功能調(diào)用
4.5.2 BIOS功能調(diào)用
4.5.3 BIOS功能調(diào)用和DOS功能調(diào)用的關(guān)系
4.6 8086匯編語言程序設(shè)計的基本方法
4.6.1 程序設(shè)計的基本步驟
4.6.2 程序設(shè)計的基本方法
4.6.3 子程序設(shè)計
4.6.4 實用程序設(shè)計舉例
4.7 匯編語言程序的上機(jī)調(diào)試
4.7.1 上機(jī)環(huán)境
4.7.2 上機(jī)過程
習(xí)題
第5章 存儲器
5.1 存儲器概述
5.2 半導(dǎo)體存儲器
5.2.1 RAM的分類
5.2.2 ROM的分類
5.2.3 主要性能指標(biāo)
5.3 幾種典型的存儲器芯片
5.3.1 RAM芯片
5.3.2 典型SRAM芯片
5.3.3 典型 DRAM芯片
5.3.4 ROM芯片
5.4 存儲器與系統(tǒng)的連接
5.4.1 存儲器擴(kuò)展
5.4.2 存儲器地址譯碼方法
5.4.3 存儲器與CPU的連接
5.4.4 存儲器系統(tǒng)設(shè)計舉例
習(xí)題
第6章 輸入/輸出接口技術(shù)
6.1 I/O接口概述
6.1.1 CPU與I/O設(shè)備之間交換的信息
6.1.2 I/O接口的主要功能
6.1.3 I/O接口的結(jié)構(gòu)
6.1.4 I/O接口的尋址方式
6.2 常用I/O接口芯片
6.2.1 鎖存器74LS373
6.2.2 緩沖器74LS244
6.2.3 數(shù)據(jù)收發(fā)器74LS245
6.3 CPU與外設(shè)之間的數(shù)據(jù)傳送方式
6.3.1 無條件傳送方式
6.3.2 查詢傳送方式
6.3.3 中斷控制傳送方式
6.3.4 DMA傳送方式
6.4 DMA控制器8237A
6.4.1 8237A的內(nèi)部結(jié)構(gòu)與引腳
6.4.2 8237A的工作時序
6.4.3 8237A的工作方式
6.4.4 8237A的寄存器
6.4.5 8237A的應(yīng)用舉例
習(xí)題
第7章 中斷系統(tǒng)和中斷控制器
7.1 中斷的基本概念
7.1.1 中斷及中斷源
7.1.2 中斷系統(tǒng)的功能
7.1.3 中斷處理過程
7.1.4 中斷源識別和優(yōu)先級判斷
7.2 8086的中斷系統(tǒng)
7.2.1 外部中斷（硬件中斷）
7.2.2 內(nèi)部中斷（軟件中斷）
7.2.3 中斷向量表
7.2.4 8086中斷響應(yīng)和處理過程
7.3 中斷控制器8259A
7.3.1 8259A的功能
7.3.2 8259A的內(nèi)部結(jié)構(gòu)和引腳功能
7.3.3 8259A的工作方式
7.3.4 8259A的編程
7.3.5 8259A的級聯(lián)
7.4 中斷程序設(shè)計
習(xí)題
第8章 常用可編程接口芯片
8.1 可編程接口芯片概述
8.2 可編程定時/計數(shù)器接口芯片8253
8.2.1 Intel 8253 的內(nèi)部結(jié)構(gòu)與功能
8.2.2 8253的控制字
8.2.3 8253 的工作方式
8.2.4 8253 初始化編程與應(yīng)用
8.3 可編程并行接口芯片 8255A
8.3.1 8255A 的內(nèi)部結(jié)構(gòu)與功能
8.3.2 8255A 的控制字
8.3.3 8255A 的工作方式
8.3.4 8255A 的應(yīng)用
8.4