計(jì)算機(jī)組成原理（第5版）

定　價(jià)：￥58.00

作　者：	紀(jì)祿平，羅克露，劉輝，張建著
出版社：	電子工業(yè)出版社
叢編項(xiàng)：	國家精品在線開放課程配套教材，“十二五”普通高等教育本科國家級規(guī)劃教材
標(biāo)　簽：	暫缺

購買這本書可以去

京東 (￥58.00)

ISBN：	9787121376849	出版時(shí)間：	2020-01-01	包裝：	平裝
開本：	16開	頁數(shù)：	426	字?jǐn)?shù)：

內(nèi)容簡介

　　《計(jì)算機(jī)組成原理（第5版）》為“十二五”普通高等教育本科國家級規(guī)劃教材?！队?jì)算機(jī)組成原理（第5版）》以當(dāng)前主流微型計(jì)算機(jī)技術(shù)為背景，以建立系統(tǒng)級的整機(jī)概念為目的，深入介紹計(jì)算機(jī)各功能子系統(tǒng)的邏輯組成和工作機(jī)制。全書共6章，第1章概述計(jì)算機(jī)的基本概念、發(fā)展歷程和系統(tǒng)的硬件、軟件組織及計(jì)算機(jī)相關(guān)的性能指標(biāo)；第2章介紹數(shù)據(jù)信息的表示、運(yùn)算和校驗(yàn)方法；第3章介紹CPU的一般模型、指令系統(tǒng)和x86架構(gòu)、MIPS32架構(gòu)簡易CPU的設(shè)計(jì)；第4章介紹存儲子系統(tǒng)的存儲原理、主存設(shè)計(jì)和計(jì)算機(jī)三級存儲體系等；第5章介紹總線與I／O子系統(tǒng)，包括接口、總線以及中斷、DMA和IOP、PPU等I／O傳輸控制模式；第6章介紹鍵盤原理、顯示器件和打印機(jī)等外圍設(shè)備?！队?jì)算機(jī)組成原理（第5版）》可作為高等院校計(jì)算機(jī)及相關(guān)專業(yè)“計(jì)算機(jī)組成原理”及相關(guān)課程的配套教材，也可作為從事計(jì)算機(jī)專業(yè)考研和工程技術(shù)人員的參考書。

作者簡介

　　紀(jì)祿平，男，博士、副教授/博導(dǎo) 1999年6月畢業(yè)于北京理工大學(xué)，獲機(jī)械電子工程學(xué)士學(xué)位。2005年6月和2008年6月畢業(yè)于電子科技大學(xué)，分獲計(jì)算機(jī)應(yīng)用技術(shù)碩士學(xué)位和計(jì)算機(jī)軟件與理論博士學(xué)位。2008年博士畢業(yè)后留校，一直在計(jì)算機(jī)科學(xué)與工程學(xué)院專職從事教學(xué)和科研工作，期間于2016年9月至2017年9月在休斯敦大學(xué)（美國）訪問學(xué)習(xí)。主要科研方向?yàn)樯窠?jīng)網(wǎng)絡(luò)、深度學(xué)習(xí)和模式識別，主持完成國家自然科學(xué)基金面上項(xiàng)目、中央高校科研基金和教育部博士點(diǎn)基金等項(xiàng)目，在IEEE Transactions on Cybernetics、Pattern Recognition、IEEE Transactions on Systems， Man and Cybernetics以及Neurocomputing等計(jì)算機(jī)領(lǐng)域主流期刊和國際會議上累積發(fā)表論文20余篇，獲得發(fā)明專利（中國）授權(quán)4件。

圖書目錄

目錄
第1章概論\t1
1．1 計(jì)算機(jī)的基本概念\t1
1．1．1 信息的數(shù)字化表示\t2
1．1．2 存儲程序工作方式\t5
1．1．3 計(jì)算機(jī)的分類\t6
1．2 計(jì)算機(jī)的誕生與發(fā)展\t8
1．2．1 馮??諾依曼體系\t8
1．2．2 計(jì)算機(jī)發(fā)展歷程\t9
1．2．3 未來的發(fā)展趨勢\t11
1．3 計(jì)算機(jī)系統(tǒng)的組織\t13
1．3．1 硬件系統(tǒng)\t13
1．3．2 軟件系統(tǒng)\t18
1．3．3 計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)\t20
1．4 計(jì)算機(jī)性能的主要評價(jià)指標(biāo)\t23
習(xí)題1\t27
第2章數(shù)據(jù)的表示、運(yùn)算和校驗(yàn)\t28
2．1 數(shù)值型數(shù)據(jù)\t28
2．1．1 進(jìn)位計(jì)數(shù)制\t28
2．1．2 帶符號數(shù)的表示\t34
2．1．3 定點(diǎn)數(shù)與浮點(diǎn)數(shù)\t39
2．2 字符型數(shù)據(jù)\t45
2．3 數(shù)據(jù)代碼的處理與存儲\t47
2．4 基本運(yùn)算方法\t50
2．4．1 定點(diǎn)加減運(yùn)算\t50
2．4．2 定點(diǎn)乘法運(yùn)算\t55
2．4．3 定點(diǎn)除法運(yùn)算\t62
2．4．4 IEEE 754浮點(diǎn)數(shù)四則運(yùn)算\t67
2．5 常用的數(shù)據(jù)校驗(yàn)方法\t69
2．5．1 奇偶校驗(yàn)\t70
2．5．2 海明校驗(yàn)\t71
2．5．3 循環(huán)冗余校驗(yàn)\t73
習(xí)題2\t75
第3章 CPU子系統(tǒng)\t78
3．1 CPU概述\t79
3．1．1 硬件結(jié)構(gòu)模型\t79
3．1．2 基本功能與控制\t85
3．1．3 CPU的發(fā)展歷程\t91
3．2 指令系統(tǒng)\t93
3．2．1 CISC與RISC\t93
3．2．2 指令的一般格式\t94
3．2．3 常見尋址方式\t100
3．2．4 指令功能和類型\t112
3．3 加法器與運(yùn)算部件\t119
3．3．1 加法器及其進(jìn)位邏輯\t119
3．3．2 算術(shù)邏輯運(yùn)算單元\t123
3．3．3 運(yùn)算器的組織\t127
3．4 x86架構(gòu)模型機(jī)CPU設(shè)計(jì)\t129
3．4．1 模型機(jī)指令系統(tǒng)\t129
3．4．2 基本部件與數(shù)據(jù)通路\t133
3．4．3 指令流程與微命令\t137
3．4．4 組合邏輯控制\t151
3．4．5 微程序控制\t161
3．5 MIPS32架構(gòu)CPU設(shè)計(jì)實(shí)例\t180
3．5．1 MIPS32指令架構(gòu)\t181
3．5．2 基本的組成部件\t186
3．5．3 單周期模式\t189
3．5．4 多周期模式\t201
3．5．5 指令的時(shí)間特性\t219
3．6 CPU高級技術(shù)介紹\t224
3．6．1 流水技術(shù)\t224
3．6．2 SMT與超線程\t228
3．6．3 多核技術(shù)介紹\t229
習(xí)題3\t232
第4章存儲子系統(tǒng)\t235
4．1 存儲子系統(tǒng)概述\t235
4．1．1 存儲系統(tǒng)的層次結(jié)構(gòu)\t235
4．1．2 存儲器的分類\t239
4．1．3 存儲器的技術(shù)指標(biāo)\t242
4．2 半導(dǎo)體存儲原理及芯片\t243
4．2．1 靜態(tài)MOS芯片\t243
4．2．2 動態(tài)MOS芯片\t247
4．2．3 RAM型存儲器\t254
4．2．4 ROM型存儲器\t257
4．3 主存儲器的組織\t261
4．3．1 主存的設(shè)計(jì)原則\t261
4．3．2 主存的邏輯設(shè)計(jì)\t263
4．3．3 主存與CPU的連接與控制\t267
4．4 磁表面存儲原理\t269
4．4．1 存儲介質(zhì)與磁頭\t270
4．4．2 磁記錄編碼方式\t273
4．5 磁盤存儲器及其接口\t277
4．5．1 硬盤存儲器\t277
4．5．2 磁盤技術(shù)指標(biāo)與校驗(yàn)\t285
4．5．3 磁盤適配器\t287
4．6 光存儲原理及器件\t290
4．6．1 光存儲原理\t290
4．6．2 光盤存儲器與光驅(qū)\t293
4．7 計(jì)算機(jī)的三級存儲體系\t296
4．7．1 基本概念\t297
4．7．2 Cache與內(nèi)存的數(shù)據(jù)交互\t298
4．7．3 內(nèi)存與外存的數(shù)據(jù)交互\t305
4．8 高性能存儲系統(tǒng)介紹\t310
4．8．1 多端口存儲器\t310
4．8．2 獨(dú)立磁盤冗余陣列\(zhòng)t311
4．8．3 并行存儲系統(tǒng)\t312
4．8．4 聯(lián)想存儲系統(tǒng)\t317
習(xí)題4\t318
第5章總線與輸入/輸出子系統(tǒng)\t321
5．1 輸入/輸出子系統(tǒng)概述\t321
5．1．1 總線與接口簡介\t322
5．1．2 輸入/輸出與控制\t325
5．2 計(jì)算機(jī)系統(tǒng)中的總線\t328
5．2．1 總線的特性與分類\t329
5．2．2 總線的技術(shù)規(guī)范\t331
5．2．3 總線的設(shè)計(jì)要素\t332
5．2．4 PCI-E總線介紹\t338
5．3 直接程序傳送模式\t343
5．4 中斷處理模式\t344
5．4．1 中斷的基本概念\t344
5．4．2 中斷請求與優(yōu)先級裁決\t349
5．4．3 中斷響應(yīng)與中斷服務(wù)程序\t354
5．4．4 中斷接口的邏輯模型\t360
5．5 DMA模式與接口\t363
5．5．1 DMA基本概念\t364
5．5．2 DMA控制器與接口的連接\t367
5．5．3 DMA控制器的組成\t370
5．5．4 DMA傳輸操作過程\t374
5．5．5 典型的DMA接口舉例\t375
5．6 IOP和PPU模式\t380
5．6．1 通道的系統(tǒng)結(jié)構(gòu)\t380
5．6．2 通道的類型\t381
5．6．3 通道的工作原理\t382
習(xí)題5\t384
第6章輸入/輸出設(shè)備\t386
6．1 輸入/輸出設(shè)備概述\t386
6．1．1 設(shè)備的基本功能\t386
6．1．2 設(shè)備的種類\t387
6．1．3 主機(jī)與設(shè)備的信息交互\t389
6．2 鍵盤的工作原理\t390
6．2．1 鍵盤的類型\t391
6．2．2 硬件掃描鍵盤\t393
6．2．3 軟件掃描鍵盤\t394
6．3 顯示設(shè)備及適配器\t397
6．3．1 常見的顯示器\t397
6．3．2 顯示成像原理\t399
6．3．3 LCD顯示器\t405
6．3．4 適配器及其接口\t412
6．4 打印設(shè)備及其接口\t414
6．4．1 打印設(shè)備概述\t414
6．4．2 點(diǎn)陣針式打印機(jī)\t416
6．4．3 噴墨打印機(jī)\t419
6．4．4 激光打印機(jī)\t420
6．4．5 3D打印技術(shù)簡介\t423
習(xí)題6\t424
參考文獻(xiàn)\t426