脈沖噪聲信道差錯控制編碼

第1章 緒論
1.1 引言
1.2 脈沖噪聲信道場景
1.3 脈沖噪聲模型
1.3.1 經(jīng)驗模型
1.3.2 統(tǒng)計物理模型
1.4 脈沖噪聲條件下的LDPC碼編譯碼研究進展
1.4.1 脈沖噪聲消除
1.4.2 針對脈沖噪聲特性的LDPC碼編譯碼
1.4.3 脈沖噪聲條件下的LDPC碼譯碼初始信息處理
1.4.4 脈沖噪聲條件下的聯(lián)合信道估計與LDPC碼譯碼
1.4.5 脈沖噪聲條件下的LDPC碼深度學習譯碼
1.4.6 脈沖噪聲條件下的LDPC碼高速譯碼架構
1.5 本章小結
第2章 差錯控制編碼
2.1 引言
2.2 差錯控制編碼的發(fā)展歷史
2.3 Turbo碼
2.3.1 Turbo碼的構造方法
2.3.2 Turbo碼的譯碼算法
2.4 LDPC碼
2.4.1 LDPC碼的基本原理與構造
2.4.2 LDPC碼的編碼算法
2.4.3 LDPC碼的譯碼算法
2.5 極化碼
2.5.1 極化理論研究
2.5.2 極化碼的構造方法研究
2.5.3 極化碼的譯碼算法研究
2.6 本章小結
第3章 脈沖噪聲信道碼字構造
3.1 引言
3.2 信道模型介紹
3.2.1 α穩(wěn)定分布模型
3.2.2 對稱α穩(wěn)定分布模型
3.2.3 分數(shù)低階統(tǒng)計量
3.3 基于EXIT圖分析的LDPC碼度分布優(yōu)化方法
3.3.1 LDPC碼的基本原理
3.3.2 LDPC碼節(jié)點的度分布
3.3.3 LDPC碼的EXIT圖分析
3.3.4 基于離散密度進化的EXIT圖分析
3.3.5 基于EXIT圖的LDPC碼度分布優(yōu)化設計
3.4 仿真實驗和結果分析
3.4.1 優(yōu)化的度分布
3.4.2 誤碼率對比
3.5 本章小結
第4章 脈沖噪聲信道估計與譯碼
4.1 引言
4.2 和積譯碼算法
4.3 基于消息傳遞框架的聯(lián)合信道估計與LDPC碼譯碼方法
4.3.1 SIR噪聲參數(shù)估計算法
4.3.2 采用QDE算法的信道參數(shù)失配條件下譯碼漸進性能分析
4.3.3 增強重采樣方法設計
4.4 數(shù)值仿真實驗及結果分析
4.5 本章小結
第5章 脈沖噪聲信道對數(shù)似然比近似表達
5.1 引言
5.2 對數(shù)似然比函數(shù)
5.2.1 脈沖噪聲信道模型
5.2.2 信號傳輸模型
5.2.3 脈沖噪聲信道接收符號對數(shù)似然比
5.2.4 脈沖噪聲信道幾何信噪比
5.3 脈沖噪聲信道下對數(shù)似然比近似方法
5.3.1 非線性對數(shù)似然比近似函數(shù)
5.3.2 對數(shù)似然比近似函數(shù)參數(shù)選取準則
5.3.3 對數(shù)似然比近似函數(shù)的參數(shù)快速查找方法
5.4 仿真實驗和結果分析
5.4.1 采用LLR近似方法的譯碼漸進性能分析
5.4.2 數(shù)值仿真實驗及結果分析
5.5 本章小結
第6章 脈沖噪聲信道硬判決譯碼
6.1 引言
6.2 硬判決算法介紹
6.2.1 比特翻轉算法
6.2.2 梯度下降比特翻轉算法
6.3 基于懲罰因子的梯度下降比特翻轉算法
6.3.1 懲罰因子的下界推導
6.3.2 算法介紹
6.4 基于調(diào)整因子的梯度下降比特翻轉算法
6.4.1 基于調(diào)整因子的翻轉函數(shù)
6.4.2 算法介紹
6.5 仿真實驗與結果分析
6.5.1 對稱α穩(wěn)定分布噪聲下的不同譯碼算法對比
6.5.2 高斯噪聲條件下的不同譯碼算法對比
6.6 本章小結
第7章 脈沖噪聲信道深度學習譯碼
7.1 引言
7.2 神經(jīng)網(wǎng)絡譯碼概述
7.2.1 神經(jīng)網(wǎng)絡模型介紹
7.2.2 神經(jīng)網(wǎng)絡輔助譯碼
7.2.3 神經(jīng)網(wǎng)絡譯碼器
7.3 基于前向神經(jīng)網(wǎng)絡的脈沖噪聲下譯碼算法
7.3.1 系統(tǒng)設計
7.3.2 神經(jīng)網(wǎng)絡訓練方法
7.3.3 實驗結果
7.4 基于門控神經(jīng)網(wǎng)絡的脈沖噪聲下譯碼算法
7.4.1 系統(tǒng)設計
7.4.2 門控神經(jīng)網(wǎng)絡譯碼詳述
7.4.3 神經(jīng)網(wǎng)絡訓練方法
7.4.4 仿真性能分析
7.5 本章小結
第8章 脈沖噪聲信道圖形處理器高速譯碼實現(xiàn)
8.1 引言
8.2 脈沖噪聲信道LDPC分組碼GPU高速譯碼
8.2.1 最小和TDMP譯碼算法概述
8.2.2 脈沖噪聲信道下采用最小和算法的TDMP譯碼初始化方法
8.2.3 基于GPU的LDPC分組碼譯碼架構優(yōu)化設計
8.2.4 基于GPU的LDPC分組碼譯碼架構內(nèi)核函數(shù)優(yōu)化
8.2.5 基于GPU的LDPC分組碼譯碼架構CUDA流執(zhí)行效率優(yōu)化
8.3 脈沖噪聲信道LDPC卷積碼GPU高速譯碼
8.3.1 LDPC卷積碼及其構造方法概述
8.3.2 LDPC卷積碼流水線譯碼算法
8.3.3 基于GPU的LDPC卷積碼流水線譯碼架構優(yōu)化設計
8.3.4 流水線譯碼器的存儲訪問優(yōu)化設計
8.3.5 流水線譯碼器的執(zhí)行并行度優(yōu)化設計
8.4 仿真實驗及結果分析
8.4.1 LDPC分組碼結果分析
8.4.2 LDPC卷積碼結果分析
8.5 本章小結
參考文獻
索引