Vivado/Tcl零基礎(chǔ)入門與案例實(shí)戰(zhàn)

定　價：￥79.00

作　者：	高亞軍
出版社：	電子工業(yè)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787121412516	出版時間：	2021-06-01	包裝：	平裝-膠訂
開本：	128開	頁數(shù)：	272	字?jǐn)?shù)：

內(nèi)容簡介

　　本書既是一本有關(guān)Tcl語言編程的書籍，又是一本對在Vivado中應(yīng)用Tcl的實(shí)踐經(jīng)驗(yàn)總結(jié)的書籍。全書分為兩部分：部分為基礎(chǔ)部分，以Tcl基礎(chǔ)知識為主，包括第1～9章，重在理論；第二部分為應(yīng)用部分，以Tcl在Vivado中的應(yīng)用為主，包括第10～14章，重在實(shí)踐。同時，本書給出了354個Tcl腳本的代碼示例，結(jié)合49個表格、171張圖片幫助讀者深入理解知識點(diǎn)。無論Tcl初學(xué)者，還是已掌握Tcl精髓的工程師，只要想將Tcl得心應(yīng)手地應(yīng)用于Vivado設(shè)計與開發(fā)，都會從本書中受益。本書可供電子工程領(lǐng)域內(nèi)的本科高年級學(xué)生和研究生參考，也可供FPGA工程師和自學(xué)者參考。

作者簡介

　　高亞軍，電路與系統(tǒng)專業(yè)碩士，F(xiàn)PGA技術(shù)分享者，設(shè)計優(yōu)化、時序收斂專家，Vivado工具使用專家，Xilinx資深戰(zhàn)略應(yīng)用工程師。多年來使用Xilinx FPGA實(shí)現(xiàn)數(shù)字信號處理算法，對Xilinx FPGA器件架構(gòu)、開發(fā)工具Vivado/Vitis HLS/System Generator有著深厚的理論基礎(chǔ)和實(shí)戰(zhàn)經(jīng)驗(yàn)。主要著作：2011年出版圖書《基于FPGA的數(shù)字信號處理》2012年發(fā)布網(wǎng)絡(luò)視頻課程：Vivado入門與提高2015年出版圖書《基于FPGA的數(shù)字信號處理（第2版）》2016年出版圖書《Vivado從此開始》2016年發(fā)布網(wǎng)絡(luò)視頻課程：跟Xilinx SAE學(xué)HLS2020年出版圖書《Vivado從此開始（進(jìn)階篇）》自2018年創(chuàng)建FPGA技術(shù)分享公眾號：TeacherGaoFPGAHub后，每周更新兩篇原創(chuàng)文章，累計發(fā)表原創(chuàng)文章280余篇，獲得大量粉絲的認(rèn)可和贊譽(yù)。

圖書目錄

第1部分基礎(chǔ) 部分
第1章 Tcl基礎(chǔ)知識 2
1.1 什么是Tcl 2
1.2 Tcl腳本的構(gòu)成 3
1.3 變量賦值 4
1.4 變量置換 6
1.5 命令置換 10
1.6 反斜線置換 11
1.7 深入理解Tcl中的置換 12
1.8 雙引號與花括號 13
1.9 注釋與續(xù)行 15
1.10 本章小結(jié) 18
第2章表達(dá)式 19
2.1 表達(dá)式的構(gòu)成要素 19
2.2 算術(shù)操作符 20
2.3 關(guān)系操作符 21
2.4 邏輯操作符 22
2.5 按位操作符 23
2.6 選擇操作符 24
2.7 數(shù)學(xué)函數(shù) 25
2.8 字符串操作 28
2.9 本章小結(jié) 29
第3章字符串 30
3.1 字符串的表示 30
3.2 字符串的類型 31
3.3 字符串的長度與索引 32
3.4 字符的獲取 33
3.5 字符串的添加 34
3.6 字符的刪除 34
3.7 字符的替換 35
3.8 字符串的比較 36
3.9 字符串的簡單搜索 37
3.10 字符串的匹配 38
3.11 格式化輸出 40
3.12 與字符串相關(guān)的其他命令 44
3.13 本章小結(jié) 45
第4章列表 47
4.1 創(chuàng)建列表 47
4.2 列表長度與列表索引 49
4.3 獲取列表元素 52
4.4 添加列表元素 54
4.5 刪除列表元素 56
4.6 替換列表元素 57
4.7 搜索列表元素 58
4.8 對列表元素排序 61
4.9 字符串和列表之間的轉(zhuǎn)換 62
4.10 in和ni操作符 63
4.11 foreach命令 65
4.12 本章小結(jié) 68
第5章數(shù)組 69
5.1 創(chuàng)建數(shù)組 69
5.2 獲取數(shù)組中的元素 70
5.3 刪除數(shù)組中的元素 72
5.4 數(shù)組與列表之間的轉(zhuǎn)換 73
5.5 二維數(shù)組 74
5.6 本章小結(jié) 75
第6章流程控制 76
6.1 if命令 76
6.2 switch命令 79
6.3 while命令 83
6.4 for命令 85
6.5 source命令 87
6.6 本章小結(jié) 88
第7章過程 89
7.1 過程的構(gòu)成 89
7.2 過程的參數(shù)名列表 90
7.3 過程的返回值 93
7.4 局部變量與全局變量 96
7.5 模擬引用 98
7.6 數(shù)組用作參數(shù)或返回值 99
7.7 upvar命令 102
7.8 本章小結(jié) 106
第8章命名空間 107
8.1 創(chuàng)建命名空間 107
8.2 創(chuàng)建命名空間變量 111
8.3 命名空間變量的作用域 112
8.4 訪問命名空間變量 114
8.5 從命名空間導(dǎo)入和導(dǎo)出命令 116
8.6 創(chuàng)建集合命令 118
8.7 本章小結(jié) 119
第9章訪問文件 120
9.1 操縱文件名和目錄名 120
9.2 當(dāng)前工作目錄和目錄內(nèi)容 121
9.3 處理磁盤上的文件 123
9.4 獲取文件信息 125
9.5 讀文件 127
9.6 寫文件 129
9.7 處理CSV文件 130
9.8 本章小結(jié) 134
第2部分應(yīng)用部分
第10章 Vivado設(shè)計流程管理 138
10.1 Vivado對Tcl的支持 138
10.2 理解Vivado的設(shè)計流程 141
10.3 理解Vivado的兩種工作模式 146
10.4 Project模式 147
10.5 Non-Project模式 154
10.6 掃描策略 164
10.7 本章小結(jié) 169
第11章 Vivado設(shè)計資源管理 170
11.1 管理資源要素 170
11.2 管理HDL代碼文件 171
11.3 管理約束文件 176
11.4 管理IP文件 179
11.5 本章小結(jié) 183
第12章 Vivado設(shè)計分析 184
12.1 FPGA芯片架構(gòu)中的對象 184
12.2 網(wǎng)表中的對象 192
12.3 時鐘分析 204
12.4 時序分析 206
12.5 質(zhì)量分析 212
12.6 資源利用率分析 221
12.7 邏輯級數(shù)分析 222
12.8 復(fù)雜度與擁塞分析 224
12.9 扇出分析 226
12.10 UFDM分析 229
12.11 跨時鐘域路徑分析 230
12.12 約束分析 232
12.13 本章小結(jié) 235
第13章 Vivado設(shè)計復(fù)用 236
13.1 增量編譯 236
13.2 復(fù)用關(guān)鍵寄存器位置信息 240
13.3 復(fù)用Block的位置信息 242
13.4 復(fù)用關(guān)鍵路徑的布局布線信息 245
13.5 本章小結(jié) 248
第14章其他 249
14.1 模塊化綜合技術(shù) 249
14.2 反復(fù)執(zhí)行物理優(yōu)化 251
14.3 合理使用過約束 253
14.4 使用IOB寄存器 255
14.5 編輯網(wǎng)表 256
14.6 修改初始值 258
14.7 本章小結(jié) 260