通用圖形處理器設計：GPGPU編程模型與架構原理

定　價：￥89.00

作　者：	景乃鋒，柯晶，梁曉峣編
出版社：	清華大學出版社
叢編項：	集成電路科學與技術叢書
標　簽：	暫缺

購買這本書可以去

ISBN：	9787302604648	出版時間：	2022-05-01	包裝：	平裝
開本：	16開	頁數(shù)：	224	字數(shù)：

內容簡介

　　本書是一部系統(tǒng)介紹通用圖形處理器（GPGPU）編程模型與體系結構的書籍。全書共7章：第1章GPGPU概述，著重介紹GPGPU與CPU體系結構上的差異和現(xiàn)代GPGPU產品的特點；第2章GPGPU編程模型，介紹GPGPU編程模型的核心概念，勾勒出GPGPU異構計算的設計要點；第3章GPGPU控制核心架構，對GPGPU指令流水線和關鍵控制部件的原理進行分析和介紹，并深入探討GPGPU架構的瓶頸問題和優(yōu)化方法；第4章GPGPU存儲架構，對GPGPU多樣的層次化存儲器進行介紹，重點探討片上存儲器的設計和優(yōu)化方法；第5章GPGPU運算單元架構，介紹數(shù)值表示和通用運算核心的設計；第6章GPGPU張量核心架構，對專門為人工智能加速而設計的張量核心架構展開分析與介紹，揭示GPGPU對深度學習進行硬件加速的基本原理；第7章總結與展望，對全書內容進行總結，并對GPGPU發(fā)展進行展望。本書適合作為廣大高校計算機專業(yè)、微電子專業(yè)、電子科學與技術專業(yè)本科生和研究生的課程教材，也可以作為GPGPU體系結構研究人員、芯片設計人員和應用開發(fā)人員的參考用書。

作者簡介

　　梁曉峣，上海交通大學電子信息與電氣工程學院教授，博士生導師，學科帶頭人。畢業(yè)于美國哈佛大學，獲博士學位。研究方向包括計算機體系結構、集成電路設計、通用圖形處理器和人工智能芯片架構等。發(fā)表學術論文（包括國際學術會議ISCA、MICRO、HPCA、ISSCC、DAC、ICCAD等）百余篇，其中2篇入選計算機體系結構年度最佳論文（IEEE MICRO TOPPICKS）。

圖書目錄

第1章 GPGPU概述
1.1 GPGPU與并行計算機
1.1.1 并行體系結構
1.1.2 GPU與CPU體系結構對比
1.2 GPGPU發(fā)展概述
1.2.1 GPU
1.2.2 從GPU到GPGPU
1.3 現(xiàn)代GPGPU產品
1.3.1 NVIDIA GPGPU
1.3.2 AMD GPGPU
1.3.3 Intel GPGPU
1.3.4 其他GPU
參考文獻
第2章 GPGPU編程模型
2.1 計算模型
2.1.1 數(shù)據(jù)并行和線程
2.1.2 主機-設備端和內核函數(shù)
2.2 線程模型
2.2.1 線程組織與數(shù)據(jù)索引
2.2.2 線程分配與執(zhí)行
2.2.3 線程模型小結
2.3 存儲模型
2.3.1 多樣的存儲器類型
2.3.2 存儲資源與線程并行度
2.4 線程同步與通信模型
2.4.1 同步機制
2.4.2 協(xié)作組
2.4.3 流與事件
2.4.4 原子操作
2.5 CUDA指令集概述
2.5.1 中間指令PTX
2.5.2 機器指令SASS
參考文獻
第3章 GPGPU控制核心架構
3.1 GPGPU架構概述
3.1.1 CPU-GPGPU異構計算系統(tǒng)
3.1.2 GPGPU架構
3.1.3 擴展討論：架構特點和局限性
3.2 GPGPU指令流水線
3.2.1 前段：取指與譯碼
3.2.2 中段：調度與發(fā)射
3.2.3 后段：執(zhí)行與寫回
3.2.4 擴展討論：線程束指令流水線
3.3 線程分支
3.3.1 謂詞寄存器
3.3.2 SIMT堆棧
3.3.3 分支屏障
3.3.4 擴展討論：更高效的線程分支執(zhí)行
3.4 線程束調度
3.4.1 線程束并行、調度與發(fā)射
3.4.2 基本的調度策略
3.4.3 擴展討論：線程束調度策略優(yōu)化
3.5 記分牌
3.5.1 數(shù)據(jù)相關性
3.5.2 GPGPU中的記分牌
3.5.3 擴展討論：記分牌設計優(yōu)化
3.6 線程塊分配與調度
3.6.1 線程塊并行、分配與調度
3.6.2 基本的線程塊分配與調度策略
3.6.3 擴展討論：線程塊分配與調度策略優(yōu)化
參考文獻
第4章 GPGPU存儲架構
4.1 GPGPU存儲系統(tǒng)概述
4.1.1 CPU的層次化存儲
4.1.2 GPGPU的存儲層次
4.2 寄存器文件
4.2.1 并行多板塊結構
4.2.2 板塊沖突和操作數(shù)收集器
4.2.3 操作數(shù)并行訪問時的相關性冒險
4.2.4 擴展討論：寄存器文件的優(yōu)化設計
4.3 可編程多處理器內的存儲系統(tǒng)
4.3.1 數(shù)據(jù)通路概述
4.3.2 共享存儲器訪問
4.3.3 L1高速緩存訪問
4.3.4 紋理緩存
4.3.5 擴展討論：片上存儲系統(tǒng)的優(yōu)化設計
4.4 可編程多處理器外的存儲系統(tǒng)
4.4.1 存儲分區(qū)單元
4.4.2 L2緩存
4.4.3 幀緩存單元
4.4.4 全局存儲器
4.5 存儲架構的優(yōu)化設計
4.5.1 片上存儲資源融合
4.5.2 技術對比與小結
參考文獻
第5章 GPGPU運算單元架構
5.1 數(shù)值的表示
5.1.1 整型數(shù)據(jù)
5.1.2 浮點數(shù)據(jù)
5.1.3 擴展討論：多樣的浮點數(shù)據(jù)表示
5.2 GPGPU的運算單元
5.2.1 整型運算單元
5.2.2 浮點運算單元
5.2.3 特殊功能單元
5.2.4 張量核心單元
5.3 GPGPU的運算單元架構
5.3.1 運算單元的組織和峰值算力
5.3.2 實際的指令吞吐率
5.3.3 擴展討論：脈動陣列結構
參考文獻
第6章 GPGPU張量核心架構
6.1 深度神經網絡的計算
6.1.1 深度神經網絡的計算特征
6.1.2 卷積運算方式
6.2 張量核心架構
6.2.1 張量核心架構特征概述
6.2.2 Volta架構中的張量核心
6.2.3 張量核心的發(fā)展
6.2.4 擴展討論：張量核心對稀疏的支持
6.3 神經網絡計算的軟件支持
6.4 深度學習評價基準——MLPerf
參考文獻
第7章總結與展望
7.1 本書內容總結
7.2 GPGPU發(fā)展展望