后量子密碼芯片設計

定　價：￥108.00

作　者：	劉冬生
出版社：	電子工業(yè)出版社
叢編項：
標　簽：	暫缺

購買這本書可以去

當當網 (￥81.00)

ISBN：	9787121471209	出版時間：	2023-12-01	包裝：	紙面精裝
開本：		頁數：		字數：

內容簡介

　　隨著信息時代的發(fā)展，量子計算機逐步展現(xiàn)出對傳統(tǒng)公鑰密碼系統(tǒng)的破壞性，使得依賴傳統(tǒng)公鑰密碼系統(tǒng)的網絡安全與數據信息無法得到可靠保障，迫切要求對網絡及信息安全系統(tǒng)進行革新。后量子密碼與其芯片技術是未來應對量子計算機攻擊威脅的關鍵力量。本書首先介紹了后量子密碼的研究背景、算法理論以及當前的研究現(xiàn)狀，其次由后量子密碼芯片面臨的技術挑戰(zhàn)引出了對核心算子高效硬件實現(xiàn)、側信道攻擊防御機制設計等關鍵技術的討論，最后詳細介紹了不同后量子密碼芯片的設計思路與實現(xiàn)結果。本書的研究成果與國際后量子密碼前沿技術同步，有利于我國下一代密碼技術的發(fā)展，尤其是可以促進自主后量子密碼的理論與應用研究，推動我國自主研制符合國際標準且具有國際競爭力的后量子密碼芯片。

作者簡介

　　劉冬生，華中科技大學集成電路學院，教授。長期從事集成電路與集成系統(tǒng)專業(yè)的教學和科研工作，近5年主持國家基金重點項目、國家重點研發(fā)課題、華為合作項目等近20項，其中千萬級項目2項，百萬級項目8項。在IEEE TII、TIE、TCAS I、ASSCC、ISCAS等期刊及會議上發(fā)表論文50余篇；申請授權專利63項，國際PCT專利2項，美國專利1項，專利轉讓6項。

圖書目錄

第1章緒論 1
1.1 信息安全與密碼體制 1
1.2 量子計算機的潛在威脅 3
1.3 后量子密碼 5
1.4 基于格的后量子密碼 7
參考文獻 10
第2章基于格的后量子密碼算法理論 14
2.1 格理論基礎 14
2.2 格難題及其在密碼學中的應用 15
2.2.1 經典格難題 15
2.2.2 應用于密碼學的格難題 17
參考文獻 19
第3章基于格的后量子密碼芯片的研究現(xiàn)狀與技術挑戰(zhàn) 21
3.1 研究現(xiàn)狀 21
3.2 技術挑戰(zhàn) 23
3.2.1 多樣化格密碼方案與安全SoC芯片的適配性 23
3.2.2 核心算子的資源開銷與運算性能平衡 24
3.2.3 安全IP功能可配置性需求與資源開銷平衡 24
3.2.4 多層次高效側信道攻擊防御機制 25
參考文獻 26
第4章 SHA-3硬件加速單元 28
4.1 SHA-3研究現(xiàn)狀 29
4.2 SHA-3算法分析 30
4.2.1 哈希函數 30
4.2.2 參數構造 31
4.2.3 海綿結構 32
4.2.4 迭代函數 34
4.3 SHA-3算法的硬件實現(xiàn) 38
4.3.1 哈希函數 39
4.3.2 迭代運算模塊 44
4.3.3 控制模塊 44
4.3.4 截取模塊 46
4.4 SHA-3電路架構優(yōu)化 46
4.4.1 輪常數的簡化 46
4.4.2 流水線結構 48
4.4.3 循環(huán)展開結構 49
4.5 硬件實驗結果 52
參考文獻 54
第5章高斯采樣器與側信道攻擊防御機制 58
5.1 側信道攻擊與防御機制分析 59
5.1.1 時間攻擊 60
5.1.2 功耗分析攻擊 60
5.1.3 側信道攻擊防御機制 63
5.2 高斯采樣算法的性能評估 68
5.2.1 高斯采樣算法分析 68
5.2.2 高斯采樣器性能評估 73
5.3 具有時間攻擊防御機制的 CDT高斯采樣器設計 75
5.3.1 存儲資源優(yōu)化方案設計 75
5.3.2 具有恒定采樣時間的采樣步驟設計 79
5.3.3 CDT高斯采樣器電路結構 81
5.3.4 時間攻擊測試與硬件實現(xiàn)結果 82
5.4 具有SPA攻擊防御機制的可配置 BS-CDT高斯采樣器設計 86
5.4.1 BS-CDT高斯采樣器的SPA攻擊易損性分析 88
5.4.2 針對BS-CDT高斯采樣器的選擇輸入SPA攻擊方案設計 90
5.4.3 SPA攻擊防御機制設計 92
5.4.4 SPA攻擊測試和硬件實現(xiàn)結果 93
參考文獻 100
第6章數論變換單元 105
6.1 數論變換研究現(xiàn)狀 105
6.2 數論變換理論基礎 107
6.2.1 多項式乘法 107
6.2.2 數論變換 108
6.2.3 多項式乘法實現(xiàn) 111
6.2.4 應用于數論變換的模乘算法 114
6.3 可重構數論變換單元設計 116
6.3.1 數論變換整體架構 116
6.3.2 基本模運算器的設計 119
6.3.3 可重構蝶形運算模塊設計 126
6.3.4 數論變換功能模塊設計 129
6.3.5 可重構數論變換設計 133
6.4 硬件實現(xiàn)結果 136
參考文獻 138
第7章可重構Ring-LWE密碼處理器 141
7.1 數據通路與數據存儲方案設計 141
7.1.1 Ring-LWE公鑰加密方案的運算流程優(yōu)化設計 141
7.1.2 可配置數據通路的設計 143
7.1.3 數據存儲方案設計 146
7.2 Ring-LWE密碼處理器架構與微指令設計 147
7.3 硬件實現(xiàn)結果與對比分析 151
參考文獻 155
第8章后量子密鑰交換協(xié)議芯片 157
8.1 多項式系數采樣單元設計 157
8.1.1 基于流密碼的PRNG方案 159
8.1.2 基于Trivium的均勻分布采樣單元 161
8.1.3 基于Trivium的二項分布采樣器 163
8.2 密鑰交換系統(tǒng)架構與運算流程優(yōu)化設計 164
8.3 FPGA實現(xiàn)結果與對比分析 167
8.4 ASIC實現(xiàn)與結果分析 171
參考文獻 174
第9章后量子密碼Saber處理器 176
9.1 研究現(xiàn)狀 176
9.2 Saber算法理論基礎 178
9.3 Saber協(xié)處理器設計 184
9.3.1 Saber協(xié)處理器整體結構 184
9.3.2 SHA-3模塊的硬件實現(xiàn) 186
9.3.3 二項分布采樣模塊 188
9.3.4 多項式乘法器 189
9.3.5 其余功能子模塊 197
9.3.6 Saber協(xié)處理器指令格式 199
9.4 硬件實現(xiàn)結果 200
參考文獻 201
第10章后量子密碼Kyber處理器 204
10.1 研究現(xiàn)狀 204
10.2 Kyber算法理論基礎 205
10.2.1 序言與注釋 205
10.2.2 Kyber.PKE 206
10.2.3 Kyber.KEM 208
10.3 安全等級 210
10.4 Kyber協(xié)處理器設計 211
10.4.1 Kyber協(xié)處理器系統(tǒng)架構 211
10.4.2 多項式運算單元 211
10.4.3 SHA-3單元設計 223
10.4.4 采樣模塊設計 224
10.5 FPGA與ASIC實現(xiàn)結果 226
10.5.1 FPGA實現(xiàn)結果 226
10.5.2 ASIC實現(xiàn)結果與芯片版圖 227
參考文獻 228
第11章總結與展望 231
11.1 本書內容總結 231
11.2 未來展望 231