數字電路設計簡明教程

第1章數字系統(tǒng)的標準設計·

1.1數字信號與數字系統(tǒng)

1.1.1數字信號

1.1.2數字系統(tǒng)的特點

1.1.3數字系統(tǒng)的真值表及其表達要點

1.1.4數字系統(tǒng)真值表的舉例

1.2數字系統(tǒng)的設計分割——邏輯運算與邏輯單元

1.2.1自頂向下設計

1.2.2從輸出進行系統(tǒng)分割

1.2.3從輸入進行系統(tǒng)分割

1.2.4邏輯運算的規(guī)范表達方式

1.2.52輸入邏輯系統(tǒng)

1.2.6邏輯運算的擴展

1.3數字邏輯系統(tǒng)的標準運算表達

1.3.1展開定理

1.3.2**項

1.3.3邏輯函數的標準和

1.4數字邏輯系統(tǒng)的邏輯圖表達

1.4.1邏輯運算的順序

1.4.2多輸入邏輯符號表達

1.4.3標準邏輯符號圖的表達·

1.5采用計算機工具進行圖形輸入和**

習題1

第2章數字電路的結構與*能

2.1開關電路與開關器件

2.1.1邏輯狀態(tài)的電路表達與獲取

2.1.2邏輯單元的簡單電路實現

2.1.3開關電路的設計思想

2.1.4典型的開關器件（MOS晶體管）

2.2 CMOS結構

2.2.1單輸入器件

2.2.22輸入器件

2.2.32輸入“與門”和“或門”的構成

2.2.4CMOS結構的特點總結·

2.2.5互補結構的推廣

2.3靜態(tài)分析

2.3.1MOS器件的靜態(tài)模型（電阻模型）

2.3.2CMOS反相器的電壓轉移特*

2.3.3CMOS的邏輯電平范圍（邏輯電平容限）

2.3.4.輸出電流與驅動能力

2.3.5電路*能的對稱設置

2.4**晶體管模型與**集成度設計

2.4.1驅動能力與面積尺度的關系

2.4.2**晶體管模型

2.4.31X反相器設計

2.4.4 1X與非門/或非門設計

2.4.5器件單元的時間延遲與功耗

2.4.6.時間延遲的動態(tài)分析

2.4.7功耗分析

2.4.8路徑延遲分析及樹狀緩沖設計

2.5數字集成器件的端口單元設計

2.5.1輸入緩沖單元設計

2.5.2輸出緩沖單元設計

2.5.3端口輸出器件的延遲與緩沖設計

2.5.4輸出大驅動單元對數字集成電路設計的影響

2.5.5中小規(guī)模集成設計與大規(guī)模集成設計的區(qū)分

2.5.6集成塊的外部電路設計

習題2

第3章數字系統(tǒng)中的信號編碼

3.1數字信號的編碼

3.2定點數制的表達和轉換

3.2.1定點數制概念

3.2.2十進制與二進制的相互轉換

3.3 數模轉換（DAC）和模數轉換（ADC）

3.3.1DA轉換電路的實現

3.3.2典型的DA轉換電路

3.3.3 AD轉換

3.3.4AD轉換的數據格式

3.3.5AD轉換中的量化編碼

3.3.6量化編碼的精度與誤差

3.4數值運算及符號數編碼

3.4.1無符號數的運算

3.4.2符號的添加與原碼表達

3.4.3符號數的補碼表達

3.4.4符號數的特點及相互轉換規(guī)則

3.4.5符號數的代數和加法

3.4.6格雷碼

3.4.7數值類信號的編碼小結

3.5鍵盤輸入編碼設計

3.5.1數字鍵盤的直接編碼

3.5.2 BCD碼

3.5.3 8421碼

3.5.4 2421碼

3.5.5 余3碼

3.5.6 獨熱碼—BCD8421編碼器設計

3.5.7復雜信號的編碼和顯示

3.6數據顯示控制與譯碼

3.6.17段譯碼器設計

3.6.2復雜符號顯示

3.6.3二進制譯碼器

3.7奇偶校驗編碼

3.7.1 校驗碼編碼規(guī)則

3.7.2奇/偶校驗

3.7.3錯誤的校驗檢測

3.7.4糾錯系統(tǒng)的設計

習題3

第4章基于邏輯單元的組合優(yōu)化設計

4.1組合優(yōu)化設計與邏輯定理

4.2對偶概念與對偶定理

4.2.1電路系統(tǒng)的對偶*

4.2.2對偶系統(tǒng)的實現

4.2.3德摩根定理

4.2.4圈到圈設計（加圈設計）

……

10.5 基于FPGA的時序控制設計

10.5.1組合單元的同步控制設計

10.5.2組合流水設計概念

10.5.3同步狀態(tài)機的設計

10.5.4簡單同步狀態(tài)機的HDL設計描述

習題10

參考文獻