計(jì)算機(jī)組成原理教程（第10版）

第1章 二值計(jì)算與編碼 1
1.1 二值符號(hào)體系的建立 1
1.1.1 八卦圖與二值符號(hào)體系 1
1.1.2 八卦圖奠定了現(xiàn)代計(jì)算科學(xué)的基礎(chǔ) 2
1.2 二值算術(shù)計(jì)算 2
1.2.1 二進(jìn)制數(shù)及其計(jì)算規(guī)則 2
1.2.2 數(shù)字的二進(jìn)制與十進(jìn)制相互轉(zhuǎn)換 4
1.2.3 八進(jìn)制、十六進(jìn)制和二—十進(jìn)制碼 5
1.2.4 浮點(diǎn)數(shù)與定點(diǎn)數(shù) 6
1.2.5 原碼、反碼、補(bǔ)碼和移碼 8
1.3 二值邏輯運(yùn)算 11
1.3.1 數(shù)字邏輯——布爾代數(shù) 11
1.3.2 加法器邏輯 14
1.4 非數(shù)值數(shù)據(jù)的0、1編碼 16
1.4.1 聲音的0、1編碼 17
1.4.2 圖形/圖像的0、1編碼 18
1.4.3 文字的0、1編碼 20
1.4.4 指令的0、1編碼 23
1.5 數(shù)據(jù)的抗干擾編碼 24
1.5.1 奇偶檢驗(yàn)碼 24
1.5.2 漢明碼 25
1.5.3 循環(huán)冗余檢驗(yàn)碼 25
習(xí)題 27
第2章 程序計(jì)算架構(gòu) 30
2.1 程序計(jì)算架構(gòu)的演進(jìn) 30
2.1.1 算盤(pán)——最早的程序計(jì)算工具 30
2.1.2 從提花機(jī)到巴貝奇分析機(jī)——內(nèi)程序計(jì)算架構(gòu)的形成 32
2.1.3 馮·諾依曼模型的提出 35
2.2 馮·諾依曼體系計(jì)算機(jī)工作原理 36
2.2.1 計(jì)算機(jī)存儲(chǔ)器 36
2.2.2 計(jì)算機(jī)控制器 39
2.2.3 計(jì)算機(jī)中的時(shí)序控制 42
2.2.4 總線 43
2.3 馮·諾依曼體系計(jì)算機(jī)改進(jìn) 44
2.3.1 馮·諾依曼體系瓶頸 44
2.3.2 從以運(yùn)算器為中心到以存儲(chǔ)器為中心 45
2.3.3 并行與共享 46
2.4 操作系統(tǒng)——程序用于計(jì)算機(jī)運(yùn)行管理 48
2.4.1 問(wèn)題的提出 48
2.4.2 操作系統(tǒng)的功能結(jié)構(gòu) 48
2.4.3 計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) 50
2.5 計(jì)算機(jī)性能評(píng)測(cè) 51
2.5.1 計(jì)算機(jī)的主要性能指標(biāo) 51
2.5.2 計(jì)算機(jī)性能測(cè)試 56
2.5.3 CPU芯片性能及其天梯圖 56
習(xí)題 62
第3章 存儲(chǔ)系統(tǒng) 63
3.1 主存儲(chǔ)器原理 63
3.1.1 只讀存儲(chǔ)器原理 63
3.1.2 隨機(jī)存儲(chǔ)器原理 65
3.2 主存儲(chǔ)體組織 70
3.2.1 內(nèi)存條 70
3.2.2 基本的存儲(chǔ)體擴(kuò)展方式 73
3.2.3 P-Bank和L-Bank 74
3.2.4 并行存儲(chǔ)器 76
3.2.5 并行處理機(jī)的主存儲(chǔ)器 78
3.2.6 存儲(chǔ)器控制器 79
3.3 SDRAM內(nèi)部操作與性能參數(shù) 79
3.3.1 SDRAM的主要引腳 79
3.3.2 SDRAM的讀寫(xiě)時(shí)序 80
3.3.3 突發(fā)傳輸 82
3.3.4 數(shù)據(jù)掩碼技術(shù) 83
3.3.5 DRAM刷新 84
3.3.6 預(yù)充電 87
3.3.7 芯片初始化 87
3.3.8 DDR SDRAM內(nèi)存 89
3.4 磁盤(pán)存儲(chǔ)器 92
3.4.1 磁表面存儲(chǔ)原理 92
3.4.2 硬盤(pán)存儲(chǔ)器的存儲(chǔ)結(jié)構(gòu) 95
3.4.3 硬盤(pán)格式化與分區(qū) 96
3.4.4 硬盤(pán)存儲(chǔ)器系統(tǒng)組成 100
3.4.5 硬盤(pán)存儲(chǔ)器的技術(shù)參數(shù) 101
3.4.6 磁盤(pán)陣列 103
3.5 光盤(pán)存儲(chǔ)器 106
3.5.1 光盤(pán)的技術(shù)特點(diǎn)與類型 106
3.5.2 可擦寫(xiě)型光盤(pán)的讀寫(xiě)原理 107
3.5.3 光盤(pán)規(guī)格 107
3.6 閃速存儲(chǔ)器 110
3.6.1 閃速存儲(chǔ)器的特點(diǎn)與原理 110
3.6.2 固態(tài)硬盤(pán) 112
3.7 存儲(chǔ)體系 115
3.7.1 多級(jí)存儲(chǔ)體系的建立 115
3.7.2 多級(jí)存儲(chǔ)體系的性能參數(shù) 117
3.7.3 Cache-主存機(jī)制 118
3.7.4 虛擬存儲(chǔ)器 123
習(xí)題 126
第4章 I/O接口與I/O過(guò)程控制 130
4.1 I/O接口概述 130
4.1.1 接口的功能 130
4.1.2 I/O接口的邏輯結(jié)構(gòu) 133
4.1.3 I/O接口分類 134
4.2 I/O過(guò)程的程序直接控制 135
4.2.1 無(wú)條件I/O傳送方式 135
4.2.2 程序查詢控制I/O傳送方式 136
4.3 I/O過(guò)程的程序中斷控制 138
4.3.1 程序中斷控制及其過(guò)程 138
4.3.2 中斷源與中斷請(qǐng)求 140
4.3.3 中斷響應(yīng) 143
4.3.4 中斷控制器 145
4.3.5 多重中斷 147
4.4 I/O數(shù)據(jù)傳送的DMA控制 147
4.4.1 DMA的基本概念 147
4.4.2 DMA控制器與CPU共享存儲(chǔ)器沖突的解決方案 148
4.4.3 DMA控制器 150
4.4.4 DMA傳送過(guò)程 151
4.4.5 DMA方式與中斷方式的比較 153
4.5 I/O過(guò)程的通道控制 153
4.5.1 通道控制及其特點(diǎn) 153
4.5.2 通道控制原理 155
4.5.3 通道類型 157
習(xí)題 158
第5章 指令系統(tǒng)與控制器組成 161
5.1 處理器的外特性——指令系統(tǒng) 161
5.1.1 指令 161
5.1.2 指令系統(tǒng)及其描述 162
5.1.3 RISC與CISC 164
5.2 CISC的成功案例：80x86 168
5.2.1 80x86技術(shù)概述 168
5.2.2 8086的尋址方式 169
5.2.3 8086指令簡(jiǎn)介 173
5.3 RISC的成功案例：ARM 180
5.3.1 ARM技術(shù)概述 180
5.3.2 ARM處理器的運(yùn)行模式 181
5.3.3 ARM處理器的寄存器 181
5.3.4 ARM尋址方式 181
5.3.5 ARM指令的基本格式與數(shù)據(jù)類型 184
5.3.6 ARM指令簡(jiǎn)介 185
5.4 組合邏輯控制器設(shè)計(jì) 186
5.4.1 指令的微操作分析 187
5.4.2 指令的時(shí)序控制與時(shí)序部件 189
5.4.3 組合邏輯控制器設(shè)計(jì)舉例 191
5.5 微程序控制器設(shè)計(jì) 193
5.5.1 微程序操作控制部件的組成 193
5.5.2 微程序操作控制部件設(shè)計(jì)舉例 195
習(xí)題 197
第6章 處理器的并行架構(gòu) 200
6.1 流水線技術(shù) 200
6.1.1 指令流水線 200
6.1.2 運(yùn)算流水線 202
6.1.3 流水線中的相關(guān)沖突 203
6.1.4 流水線中的多發(fā)射技術(shù) 205
6.1.5 Pentium CPU 206
6.1.6 向量處理機(jī) 209
6.2 多處理器系統(tǒng) 214
6.2.1 多計(jì)算機(jī)系統(tǒng)與多處理器系統(tǒng) 214
6.2.2 SMP系統(tǒng)架構(gòu) 215
6.2.3 多處理器操作系統(tǒng) 217
6.3 多線程處理器 218
6.3.1 多線程處理器架構(gòu)的提出 218
6.3.2 同時(shí)多線程技術(shù) 220
6.3.3 超線程處理器 222
6.4 多核處理器 225
6.4.1 多核處理器及其特點(diǎn) 225
6.4.2 多核 多線程——?芯片多線程技術(shù) 227
6.5 關(guān)于處理器并行性開(kāi)發(fā)的討論 227
6.5.1 并行性及其級(jí)別 227
6.5.2 基于并行性的處理器體系Flynn分類 229
6.5.3 處理器并行性開(kāi)發(fā)的基本思路與途徑 231
習(xí)題 232
第7章 計(jì)算機(jī)輸入輸出設(shè)備 234
7.1 計(jì)算機(jī)輸入輸出設(shè)備概述 234
7.1.1 計(jì)算機(jī)人機(jī)界面技術(shù)的進(jìn)步 234
7.1.2 I/O設(shè)備的分類 235
7.1.3 綠色計(jì)算機(jī)設(shè)備 237
7.2 鍵盤(pán)與鼠標(biāo) 237
7.2.1 物理鍵盤(pán)及其原理 238
7.2.2 鍵盤(pán)布局類型 238
7.2.3 軟鍵盤(pán) 240
7.2.4 虛擬激光鍵盤(pán) 240
7.2.5 鼠標(biāo) 241
7.3 打印設(shè)備 241
7.3.1 打印設(shè)備及其分類 241
7.3.2 打印機(jī)的基本性能指標(biāo) 242
7.3.3 噴墨打印機(jī) 244
7.3.4 激光打印機(jī) 245
7.3.5 3D打印機(jī) 247
7.4 顯示器 250
7.4.1 平板顯示器的基本原理 250
7.4.2 圖像顯示關(guān)鍵技術(shù) 253
7.4.3 平板顯示器的技術(shù)指標(biāo) 254
7.4.4 觸摸屏 256
7.5 虛擬現(xiàn)實(shí)、增強(qiáng)現(xiàn)實(shí)與現(xiàn)實(shí)虛擬 258
7.5.1 虛擬現(xiàn)實(shí) 258
7.5.2 增強(qiáng)現(xiàn)實(shí) 261
7.5.3 現(xiàn)實(shí)虛擬、混合現(xiàn)實(shí)與介導(dǎo)現(xiàn)實(shí) 263
7.6 I/O設(shè)備適配器與驅(qū)動(dòng)程序 264
7.6.1 顯示適配器 265
7.6.2 聲卡 267
7.6.3 網(wǎng)絡(luò)適配器 270
7.6.4 設(shè)備驅(qū)動(dòng)程序 272
7.6.5 ROM-BIOS 275
習(xí)題 277
第8章 總線與主板 278
8.1 總線概述 278
8.1.1 總線及其規(guī)范 278
8.1.2 總線的性能指標(biāo) 279
8.1.3 總線分類 281
8.2 總線的工作原理 283
8.2.1 總線的組成與基本傳輸過(guò)程 283
8.2.2 總線的爭(zhēng)用與仲裁 285
8.2.3 總線通信中主從之間的時(shí)序控制 287
8.3 幾種標(biāo)準(zhǔn)系統(tǒng)總線分析 291
8.3.1 ISA總線 291
8.3.2 PCI總線 293
8.3.3 AGP總線 296
8.3.4 PCI Express總線 297
8.4 幾種標(biāo)準(zhǔn)I/O總線分析 299
8.4.1 ATA與SATA總線 299
8.4.2 SCSI與SAS總線 301
8.4.3 USB 303
8.4.4 FC總線 306
8.5 微型計(jì)算機(jī)主板 306
8.5.1 主板的概念 306
8.5.2 主板的組成 307
8.5.3 主板架構(gòu)及其進(jìn)展 312
8.5.4 主板選擇參數(shù) 316
8.5.5 主板整合技術(shù) 317
8.5.6 智慧型主板 318
習(xí)題 320
第9章 未來(lái)計(jì)算機(jī)展望 322
9.1 人工智能與智能計(jì)算機(jī) 322
9.1.1 人工智能及其定義 322
9.1.2 人工智能研究學(xué)派與關(guān)注的內(nèi)容 324
9.1.3 智能計(jì)算機(jī) 329
9.2 量子計(jì)算機(jī) 332
9.2.1 量子計(jì)算機(jī)的基本原理 332
9.2.2 量子位 334
9.2.3 量子位門(mén)與量子線路圖 336
9.2.4 量子算法 338
9.2.5 量子編程語(yǔ)言 339
9.3 未來(lái)計(jì)算機(jī)的其他探索 339
9.3.1 數(shù)據(jù)流計(jì)算機(jī)、歸約機(jī)和擬態(tài)計(jì)算機(jī) 339
9.3.2 摩爾定律與未來(lái)計(jì)算機(jī)元器件開(kāi)發(fā) 340
習(xí)題 342
參考文獻(xiàn) 343

IV
計(jì)算機(jī)組成原理教程（第10版）

V
目 錄