注冊 | 登錄讀書好,好讀書,讀好書!
讀書網(wǎng)-DuShu.com
當前位置: 首頁出版圖書科學技術計算機/網(wǎng)絡認證與等級考試其他認證和考試高性能計算機體系結(jié)構(gòu)

高性能計算機體系結(jié)構(gòu)

高性能計算機體系結(jié)構(gòu)

定 價:¥49.00

作 者: 劉超
出版社: 清華大學出版社
叢編項: 高等學校計算機專業(yè)系列教材
標 簽: 暫缺

ISBN: 9787302642701 出版時間: 2023-10-01 包裝: 平裝
開本: 16開 頁數(shù): 224 字數(shù):  

內(nèi)容簡介

  本書是《計算機體系結(jié)構(gòu)》(劉超主編,ISBN:978—7—302—58755—2)的姐妹篇,在總結(jié)長期教學經(jīng)驗和參考 外經(jīng)典教材的基礎上,按照計算機體系結(jié)構(gòu)的研究任務(即軟硬件功能分配和硬件功能實現(xiàn)的 方法)組織編寫而成,旨在使已較全面掌握計算機技術知識的研究生和高年級本科生進一步較為深入地理解當前高性能計算機的體系結(jié)構(gòu)。本書介紹MIMD(多指令流多數(shù)據(jù)流)并行計算機的基本概念及其類型特點、結(jié)構(gòu)實現(xiàn)基礎技術——互連網(wǎng)絡與存儲組織、典型結(jié)構(gòu)模型及其相應特有技術,闡述多處理機的組織結(jié)構(gòu)及其類型特點、性能分析及其評測、程序并行性及其度量計算,分析多處理機實現(xiàn)的專用技術一一共享存儲一致性與通信同步,討論數(shù)據(jù)流處理機的結(jié)構(gòu)原理及其類型特點、數(shù)據(jù)流程序設計。本書共6章,可分為3部分;第1章為基礎導論部分,第2~5章為多處理機部分,第6章為數(shù)據(jù)流處理機部分。本書內(nèi)容配置明確、結(jié)構(gòu)邏輯清晰、語言知識易懂,可以作為高等院校計算機學科各專業(yè)研究生和計算機科學與技術專業(yè)高年級本科生“ 計算機體系結(jié)構(gòu)”或“并行處理與體系結(jié)構(gòu)”課程的教材,也可以作為相關領域科技人員的參考書。

作者簡介

暫缺《高性能計算機體系結(jié)構(gòu)》作者簡介

圖書目錄

第1章 并行計算機體系結(jié)構(gòu)導論
1.1 計算機體系結(jié)構(gòu)及其重要概念
1.1.1 計算模型及其驅(qū)動類型
1.1.2 計算機發(fā)展的演變與現(xiàn)狀
1.1.3 計算機體系結(jié)構(gòu)及其分類
1.1.4 并行性及其提高的技術途徑
1.2 并行計算機體系結(jié)構(gòu)概論
1.2.1 并行計算模型
1.2.2 并行計算機及其發(fā)展歷程
1.2.3 并行計算的相關概念
1.2.4 并行算法的構(gòu)建過程
1.3 并行計算機的互連網(wǎng)絡
1.3.1 互連網(wǎng)絡與互連函數(shù)
1.3.2 互連網(wǎng)絡的結(jié)構(gòu)特性參數(shù)
1.3.3 靜態(tài)互連網(wǎng)絡
1.3.4 動態(tài)互連網(wǎng)絡
1.3.5 常用多級交叉開關互連網(wǎng)絡
1.4 并行計算機的存儲結(jié)構(gòu)模型
1.4.1 高性能存儲的類型及其結(jié)構(gòu)原理
1.4.2 存儲器的物理結(jié)構(gòu)模型
1.4.3 存儲器的邏輯結(jié)構(gòu)模型
1.4.4 Cache層次一致性及其維護
練習題
第2章 多處理機的組織結(jié)構(gòu)及其性能
2.1 多處理機概述
2.1.1 多處理機與多計算機
2.1.2 多處理機的分類及其比較
2.1.3 多處理機的組織模型與特點
2.1.4 多處理機操作系統(tǒng)
2.1.5 多處理機并行程序開發(fā)工具
2.2 多處理機的訪問通信與結(jié)構(gòu)模型
2.2.1 多處理機的存儲訪問模型
2.2.2 多處理機的數(shù)據(jù)通信模型
2.2.3 多處理機的結(jié)構(gòu)模型及其特性
2.2.4 多處理機結(jié)構(gòu)模型的發(fā)展趨勢
2.3 多處理機程序的并行性
2.3.1 程序并行性算法的構(gòu)造
2.3.2 程序并行性的數(shù)據(jù)相關與檢測
2.3.3 并行程序設計語言
2.3.4 并行優(yōu)化編譯程序
2.3.5 程序并行性的度量計算
2.4 多處理機的性能分析
2.4.1 多處理機性能提高的有限性
2.4.2 多處理機基本性能模型
2.4.3 多處理機通信性能模型
2.4.4 異構(gòu)多處理機任務調(diào)度
2.5 多處理機的性能評測
2.5.1 多處理機性能評測概述
2.5.2 多處理機機器級性能評測
2.5.3 多處理機算法級性能評測
2.5.4 多處理機程序級性能評測
練習題
第3章 特殊多處理機與多處理機實例
3.1 高性能微處理器及其多線程
3.1.1 多核與多核處理器
3.1.2 多核處理器產(chǎn)生的原因
3.1.3 多線程與超線程
3.1.4 多線程實現(xiàn)途徑及其支持技術
3.1.5 多核同時多線程
3.1.6 典型多核微處理器
3.2 機群多處理機
3.2.1 機群多處理機及其性能特點
3.2.2 機群多處理機的分類
3.2.3 機群多處理機的軟件組織
3.2.4 機群多處理機的關鍵技術
3.2.5 典型機群多處理機實例
3.3 大規(guī)模并行多處理機
3.3.1 大規(guī)模并行多處理機及其組織結(jié)構(gòu)
3.3.2 MPP的性能特點及其系統(tǒng)軟件組織策略
3.3.3 典型M:PP實例
3.4 典型共享存儲多處理機實例
3.4.1 集中共享多處理機SGI Challenge
3.4.2 分布共享多處理機Origin
3.4.3 全對稱共享多處理機曙光1號
練習題
第4章 多處理機共享存儲一致性及其實現(xiàn)
4.1 共享存儲Cache一致性概述
4.1.1 共享存儲及其Cache間的一致性
4.1.2 共享存儲Cache間不一致性的原因
4.1.3 共享存儲Cache一致性維護
4.1.4 集中共享Cache一致性協(xié)議
4.1.5 分布共享Cache一致性協(xié)議
4.2 偵聽Cache一致性維護協(xié)議規(guī)范及其實現(xiàn)
4.2.1 二態(tài)寫直達無效協(xié)議規(guī)范及其算法
4.2.2 三態(tài)寫回無效協(xié)議規(guī)范及其算法
4.2.3 四態(tài)寫回無效協(xié)議規(guī)范及其算法
4.2.4 四態(tài)寫回 新協(xié)議規(guī)范及其算法
4.2.5 四態(tài)寫一次直達寫回無效協(xié)議規(guī)范及其算法
4.2.6 高速緩存控制器的組成邏輯
4.3 目錄Cache一致性維護協(xié)議規(guī)范及其算法
4.3.1 目錄Cache一致性維護協(xié)議及其分類
4.3.2 全映射目錄協(xié)議規(guī)范及其實現(xiàn)算法
4.3.3 有限目錄協(xié)議規(guī)范及其實現(xiàn)算法
4.3.4 鏈式目錄協(xié)議規(guī)范及其實現(xiàn)算法
4.4 共享存儲一致性及其實現(xiàn)模型
4.4.1 異元一致性與存儲一致性模型
4.4.2 順序一致性模型及其實現(xiàn)
4.4.3 放松存儲一致性模型及其實現(xiàn)
4.4.4 存儲一致性模型的目的及其框架
4.5 集中共享多級Cache一致性及其實現(xiàn)
4.5.1 多級Cache包含性與分事務總線
4.5.2 多級Cache包含性的維護
4.5.3 分事務總線的實現(xiàn)
4.5.4 分事務總線多級高速緩存的實現(xiàn)
練習題
第5章 多處理機的數(shù)據(jù)通信與同步操作
5.1 數(shù)據(jù)通信協(xié)議結(jié)構(gòu)與高性能通信網(wǎng)絡
5.1.1 數(shù)據(jù)通信的性能指標及其影響因素
5.1.2 數(shù)據(jù)通信協(xié)議結(jié)構(gòu)及其低層實現(xiàn)
5.1.3 商品化高性能通信網(wǎng)絡
5.2 數(shù)據(jù)通信的路徑選擇與流量控制
5.2.1 路徑選擇與虛擬通道
5.2.2 路徑選擇算法及其分類
5.2.3 死鎖及其解除避免方法
5.2.4 流量控制及其控制策略
5.3 多處理機的數(shù)據(jù)通信時延
5.3.1 數(shù)據(jù)通信(含存儲訪問)時延處理

本目錄推薦

掃描二維碼
Copyright ? 讀書網(wǎng) ranfinancial.com 2005-2020, All Rights Reserved.
鄂ICP備15019699號 鄂公網(wǎng)安備 42010302001612號