計(jì)算機(jī)系統(tǒng)開創(chuàng)性經(jīng)典文獻(xiàn)選讀與解析（雙色版）

目錄
序一
序二
前言
第1章 計(jì)算機(jī)器與智能
（艾倫·圖靈，1950年）1
1.1模仿游戲3
1.2對新問題的評價(jià)5
1.3游戲中的機(jī)器7
1.4數(shù)字計(jì)算機(jī)11
1.5數(shù)字計(jì)算機(jī)的通用性17
1.6關(guān)于主要問題的對立觀點(diǎn)21
1.6.1來自神學(xué)的異議23
1.6.2“鴕鳥”式的異議24
1.6.3來自數(shù)學(xué)的異議25
1.6.4來自意識的異議29
1.6.5來自各種能力缺陷的異議31
1.6.6來自洛芙萊斯夫人的異議34
1.6.7來自神經(jīng)系統(tǒng)連續(xù)性的異議35
1.6.8來自行為非正式性的異議36
1.6.9來自超感官知覺的異議40
1.7具有學(xué)習(xí)能力的機(jī)器41
參考文獻(xiàn)49
思考題50
第2章 論可計(jì)算數(shù)及其在判定性問題中的應(yīng)用
（艾倫·圖靈，1936年）51
2.1計(jì)算機(jī)器57
2.2定義58
2.2.1自動機(jī)58
2.2.2計(jì)算機(jī)器60
2.2.3循環(huán)機(jī)和非循環(huán)機(jī)61
2.2.4可計(jì)算序列和可計(jì)算數(shù)62
2.3計(jì)算機(jī)器的實(shí)例64
2.4簡縮表68
2.5可計(jì)算序列的枚舉73
2.6通用計(jì)算機(jī)器76
2.7通用機(jī)器的詳細(xì)描述78
2.8對角線方法的應(yīng)用81
2.9可計(jì)算數(shù)的范圍 85
2.10可計(jì)算數(shù)的大類的實(shí)例89
2.11在判定性問題中的應(yīng)用 95
附錄可計(jì)算性和能行可計(jì)算性99
思考題102
第3章 關(guān)于EDVAC的報(bào)告初稿
（約翰·馮·諾依曼，1945年）103
3.1定義107
3.1.1自動數(shù)字計(jì)算系統(tǒng)107
3.1.2這種系統(tǒng)功能的準(zhǔn)確描述107
3.1.3這種系統(tǒng)產(chǎn)生的數(shù)值信息與其輸出結(jié)果的區(qū)別108
3.1.4校驗(yàn)和糾正故障（錯(cuò)誤），自動識別和糾正故障的可能性109
3.2系統(tǒng)的主要組成部分109
3.2.1細(xì)分需求109
3.2.2第一個(gè)特定部分：CA（中央算術(shù)運(yùn)算器）109
3.2.3第二個(gè)特定部分：CC（中央控制部件）110
3.2.4第三個(gè)特定部分：M（存儲器）的不同形式110
3.2.5第三個(gè)特定部分：M（存儲器）的不同形式（續(xù)）111
3.2.6 CA、CC（統(tǒng)稱C）和M一起是關(guān)聯(lián)部件。傳入和傳出部件：輸入和輸出，調(diào)解與外部的聯(lián)系。外部記錄介質(zhì)：R　111
3.2.7第四個(gè)特定部分：I（輸入設(shè)備）112
3.2.8第五個(gè)特定部分：O（輸出設(shè)備）112
3.2.9M和R的對比，考慮3.2.4節(jié)中的（a）~（h）113
3.3討論的步驟114
3.3.1計(jì)劃：討論3.2節(jié)列舉的所有組成部分（特定部分），以及基本決策114
3.3.2需要對特定部分進(jìn)行曲折討論114
3.3.3自動校驗(yàn)錯(cuò)誤114
3.4元件，同步，神經(jīng)元類比114
3.4.1像繼電器一樣的元件的作用。實(shí)例：同步的作用115
3.4.2神經(jīng)元、突觸、興奮性突觸和抑制性突觸115
3.4.3使用常規(guī)類型真空管的可取性116
3.5控制算術(shù)運(yùn)算的原理117
3.5.1真空管元件：門或觸發(fā)器117
3.5.2二進(jìn)制與十進(jìn)制118
3.5.3二進(jìn)制乘法的反應(yīng)時(shí)間119
3.5.4套疊式操作與節(jié)省設(shè)備119
3.5.5超高速（真空管）的作用：連續(xù)操作的原則120
3.5.6重構(gòu)原則121
3.5.7原則的進(jìn)一步討論121
3.6電子元件122
3.6.1引入假設(shè)的電子元件的原因122
3.6.2簡單電子元件的描述122
3.6.3同步，由中央時(shí)鐘門控123
3.6.4閾值的作用。具有多個(gè)閾值的電子元件。多倍延遲123
3.6.5與真空管的比較124
3.7加法和乘法算術(shù)運(yùn)算的電路125
3.7.1二進(jìn)制數(shù)的輸入方法：按時(shí)間順序排列的數(shù)字125
3.7.2電子元件網(wǎng)絡(luò)和塊符號125
3.7.3加法器126
3.7.4乘法器：需要存儲器126
3.7.5討論存儲器127
3.7.6討論延遲128
3.7.7乘法器：詳細(xì)結(jié)構(gòu)128
3.7.8乘法器：進(jìn)一步需求（時(shí)序、本地輸入和輸出）129
3.8減法和除法算術(shù)運(yùn)算的電路130
3.8.1符號的處理130
3.8.2減法器130
3.8.3除法器：詳細(xì)結(jié)構(gòu)131
3.8.4除法器：進(jìn)一步需求133
3.9二進(jìn)制小數(shù)點(diǎn)133
3.9.1二進(jìn)制小數(shù)點(diǎn)的主要作用：在乘法和除法中的作用133
3.9.2必須從乘積中省略多位數(shù)字。決策：僅限在-1和1之間的數(shù)字133
3.9.3規(guī)劃的結(jié)果。加、減、乘、除運(yùn)算的規(guī)則134
3.9.4四舍五入：舍入規(guī)則和電路134
3.10開平方算術(shù)運(yùn)算的電路及其他運(yùn)算135
3.10.1開平方：詳細(xì)結(jié)構(gòu)135
3.10.2開平方：進(jìn)一步觀察136
3.10.3加、減、乘、除、開平方運(yùn)算列表137
3.10.4排除其他進(jìn)一步的運(yùn)算138
3.11運(yùn)算器的組織和操作的完整列表139
3.11.1運(yùn)算器的輸入和輸出，與存儲器連接139
3.11.2操作i、j140
3.11.3操作s141
3.11.4運(yùn)算（操作）的完整列表142
3.12存儲器的容量及一般原理142
3.12.1周期性（或延遲性）存儲器142
3.12.2存儲器容量：單元、存儲字、數(shù)字和指令143
3.12.3存儲器容量：3.2.4節(jié)中存儲類型（a）~(h)的容量需求144
3.12.4存儲器容量：總存儲容量需求146
3.12.5周期性存儲器：物理可能性147
3.12.6周期性存儲器：單個(gè)dl部件和多個(gè)dl部件的容量。M所需的dl部件數(shù)148
3.12.7交換與時(shí)間序列151
3.12.8映像管存儲器151
3.13存儲器的組織154
3.13.1 dl部件和其終端器件154
3.13.2 SG和其連接154
3.13.3 SG的兩種狀態(tài)155
3.13.4 SG和其連接：詳細(xì)結(jié)構(gòu)156
3.13.5 SG的切換問題157
3.14控制器和存儲器157
3.14.1 控制器和指令157
3.14.2 關(guān)于分類（b）指令的評述158
3.14.3關(guān)于分類（c）指令的評述158
3.14.4 關(guān)于分類（b）指令的評述（續(xù)）159
3.14.5 等待時(shí)間和枚舉存儲字160
3.15 代碼161
3.15.1存儲器的內(nèi)容161
3.15.2標(biāo)準(zhǔn)的數(shù)字162
3.15.3指令162
3.15.4合并指令164
3.15.5合并指令（續(xù)）164
3.15.6制定代碼165
思考題166
第4章 計(jì)算機(jī)與人腦
（約翰·馮·諾依曼，1955年）167
第3版序言169
第2版序言181
第1版序言187
引言191
第一部分計(jì)算機(jī)192
4.1模擬過程192
4.1.1傳統(tǒng)的基本運(yùn)算193
4.1.2不常用的基本運(yùn)算193
4.2數(shù)字過程196
4.2.1標(biāo)識及它們的組合與實(shí)例196
4.2.2數(shù)字計(jì)算機(jī)的類型及基本元件196
4.2.3并行和串行方案197
4.2.4傳統(tǒng)的基本運(yùn)算197
4.3邏輯控制198
4.3.1插件式控制198
4.3.2邏輯帶的控制199
4.3.3每個(gè)基本運(yùn)算只有一個(gè)器官的原則199
4.3.4由此引起的特殊記憶器官的需要199
4.3.5通過“控制序列點(diǎn)”進(jìn)行控制200
4.3.6記憶存儲控制201
4.3.7記憶存儲控制的工作方式202
4.3.8混合的控制方式203
4.4混合數(shù)字方法203
4.5精度205
4.6現(xiàn)代模擬機(jī)器的特征207
4.7現(xiàn)代數(shù)字機(jī)器的特征207
4.7.1能動元件，速度的問題207
4.7.2需要的能動元件的數(shù)量208
4.7.3記憶器官，存取時(shí)間和記憶容量209
4.7.4以能動器官構(gòu)成的記憶寄存器210
4.7.5記憶器官的層次化原理210
4.7.6記憶元件，存儲訪問問題211
4.7.7存儲訪問時(shí)間概念的復(fù)雜性212
4.7.8直接尋址的原理213
第二部分人腦213
4.8神經(jīng)元功能的簡化描述213
4.9神經(jīng)脈沖的本質(zhì)214
4.9.1激勵(lì)的過程215
4.9.2由脈沖引起的激勵(lì)脈沖的機(jī)制，它的數(shù)字特性215
4.9.3神經(jīng)反應(yīng)、疲乏和恢復(fù)的時(shí)間特性216
4.9.4神經(jīng)元的大小，它和人工元件的比較217
4.9.5能量的消散，與人工元件的比較218
4.9.6相關(guān)比較的總結(jié)218
4.10激勵(lì)的判據(jù)220
4.10.1最簡單的——基本的邏輯判據(jù)220
4.10.2更復(fù)雜的激勵(lì)判據(jù)221
4.10.3閾值221
4.10.4總和時(shí)間221
4.10.5接收器的激勵(lì)判據(jù)222
4.11神經(jīng)系統(tǒng)內(nèi)的記憶問題223
4.11.1估計(jì)神經(jīng)系統(tǒng)中記憶容量的原理224
4.11.2運(yùn)用上述規(guī)則估計(jì)記憶容量225
4.11.3記憶的各種可能的物理體現(xiàn)225
4.11.4和人造計(jì)算機(jī)相比擬226
4.11.5記憶的基礎(chǔ)元件不需要和基本能動器官的元件相同227
4.12神經(jīng)系統(tǒng)的數(shù)字部分和模擬部分227
4.13代碼及其在控制機(jī)器運(yùn)行中的作用228
4.13.1完全碼的概念229
4.13.2短碼的概念229
4.13.3短碼的功能230
4.14神經(jīng)系統(tǒng)的邏輯結(jié)構(gòu)231
4.14.1數(shù)值方法的重要性231
4.14.2數(shù)值方法與邏輯的交互作用232
4.14.3預(yù)計(jì)需要高精度的理由232
4.15使用的記號系統(tǒng)的性質(zhì)：它不是數(shù)字的而是統(tǒng)計(jì)的232
4.15.1算術(shù)運(yùn)算中的惡化現(xiàn)象及算術(shù)深度和邏輯深度的作用233
4.15.2算術(shù)的精度或邏輯的可靠度，它們的相互轉(zhuǎn)換233
4.15.3可以運(yùn)用的消息系統(tǒng)的其他統(tǒng)計(jì)特征234
4.16人腦的語言不是數(shù)學(xué)的語言234
思考題236
第5章 論以單處理器的方式實(shí)現(xiàn)大規(guī)模計(jì)算能力的有效性
（吉恩·M.阿姆達(dá)爾，1967年）237
5.1引言237
5.2串行負(fù)載的比例238
5.3影響并行度的非規(guī)則性等因素239
5.4串行負(fù)載的比例和問題非規(guī)則性的影響的量化結(jié)果240
5.5多處理器的性價(jià)比較低241
5.6關(guān)聯(lián)處理器與非關(guān)聯(lián)處理器的比較分析243
思考題243
第6章 多高速緩存系統(tǒng)中一致性問題的一個(gè)新解決方案
（盧西恩·M.申瑟等，1978年）244
6.1引言245
6.2傳統(tǒng)解決方案248
6.3“存在標(biāo)識”技術(shù)249
6.3.1指令處理器命令251
6.3.2高速緩存命令251
6.3.3主存命令253
6.3.4存在標(biāo)識技術(shù)的可變因素253
6.3.5性能估計(jì)253
6.4結(jié)論255
附錄256
參考文獻(xiàn)260
思考題260
第7章 第三代體系結(jié)構(gòu)可虛擬化的形式化條件
（杰拉爾德·J.波佩克等，1974年）261
7.1虛擬機(jī)概念262
7.2第三代計(jì)算機(jī)的一個(gè)模型264
7.3指令行為268
7.4虛擬機(jī)監(jiān)控器270
7.5虛擬機(jī)特性272
7.6定理討論273
7.7遞歸虛擬化277
7.8混合虛擬機(jī)277
7.9結(jié)論278
附錄279
參考文獻(xiàn)280
第8章 將更多的元件填塞到集成電路上
（戈登·E.摩爾，1965年）281
8.1引言282
8.2現(xiàn)狀與未來283
8.3集成電子技術(shù)的建立284
8.4可靠性十分重要285
8.5成本曲線285
8.6邊長兩密耳的方塊287
8.7增加良品率287
8.8發(fā)熱問題288
8.9實(shí)現(xiàn)的時(shí)機(jī)288
8.10線性電路289
思考題290
第9章支持精簡指令集計(jì)算機(jī)的理由
（大衛(wèi)·A.帕特森等，1980年）291
9.1引言292
9.2復(fù)雜性增加的原因292
9.2.1內(nèi)存速度與CPU速度293
9.2.2微碼和LSI技術(shù)293
9.2.3代碼密度293
9.2.4營銷策略294
9.2.5向上兼容性294
9.2.6對高級語言的支持294
9.2.7多程序設(shè)計(jì)的使用294
9.3復(fù)雜指令集是如何被使用的295
9.4復(fù)雜指令集計(jì)算機(jī)實(shí)現(xiàn)的后果295
9.4.1更快的內(nèi)存295
9.4.2不合理的實(shí)現(xiàn)296
9.4.3更長的設(shè)計(jì)時(shí)間296
9.4.4更多的設(shè)計(jì)錯(cuò)誤296
9.5精簡指令集計(jì)算機(jī)與超大規(guī)模集成電路297
9.5.1實(shí)現(xiàn)的可行性297
9.5.2設(shè)計(jì)時(shí)間297
9.5.3速度298
9.5.4 較好地利用芯片面積299
9.5.5支持高級語言計(jì)算機(jī)系統(tǒng)299
9.6為RISC架構(gòu)做出的努力300
9.6.1伯克利的工作300
9.6.2貝爾實(shí)驗(yàn)室的工作301
9.6.3IBM的工作301
9.7結(jié)論301
參考文獻(xiàn)302
思考題303
第10章 存儲墻問題及其反思
（威廉·Ａ.沃爾夫等，1994年）304
第一部分觸及存儲墻：顯而易見的現(xiàn)象背后的隱秘含義304
10.1引言305
10.2存儲墻問題306
10.3預(yù)測何時(shí)觸及存儲墻308
10.4一些可能的解決方案312
第二部分有關(guān)“存儲墻”的一些反思313
10.5引言313
10.6存儲墻的一些相關(guān)工作314
10.7一些趨勢316
10.8存儲墻在哪里318
參考文獻(xiàn)319
思考題320
第11章基礎(chǔ)數(shù)據(jù)流處理器的初步架構(gòu)
（杰克·B.丹尼斯等，1974年）321
11.1引言321
11.2初步處理器323
11.3基礎(chǔ)數(shù)據(jù)流語言326
11.4基礎(chǔ)數(shù)據(jù)流處理器328
11.5分支選擇功能329
11.6指令單元的操作331
11.7兩級存儲器層次結(jié)構(gòu)334
11.8指令存儲器335
11.9單元塊的操作336
11.10總結(jié)338
參考文獻(xiàn)339
思考題340
第12章廉價(jià)磁盤冗余陣列的實(shí)例
（大衛(wèi)·A.帕特森等，1988年）341
12.1背景：不斷提高的CPU和內(nèi)存性能341
12.2即將發(fā)生的I/O危機(jī)344
12.3一個(gè)解決方案：廉價(jià)磁盤陣列345
12.4注意事項(xiàng)346
12.5現(xiàn)在的壞消息是：可靠性347
12.6更好的解決方案：RAID347
12.7一級RAID：鏡像磁盤350
12.8二級RAID：ECC的漢明碼352
12.9三級RAID：每個(gè)組一個(gè)校驗(yàn)磁盤353
12.10四級RAID：獨(dú)立讀取/寫入356
12.11五級RAID：無單個(gè)校驗(yàn)磁盤357
12.12討論359
12.13結(jié)論361
附錄可靠性計(jì)算362
參考文獻(xiàn)363
思考題365
第13章微處理器的未來
（虞有澄，1996年）366
13.1引言366
13.2性能與資金成本367
13.3重新審視2000年的微處理器369
13.3.1硅技術(shù)369
13.3.2性能370
13.3.3體系結(jié)構(gòu)370
13.3.4人機(jī)接口371
13.3.5帶寬372
13.3.6設(shè)計(jì)372
13.3.7測試373
13.3.8兼容性373
13.3.9市場細(xì)分規(guī)模374
13.42006年微處理器情況會如何374
13.4.1晶體管與晶片尺寸375
13.4.2性能與體系結(jié)構(gòu)375
13.4.3障礙375
13.4.4市場細(xì)分376
參考文獻(xiàn)377
思考題378
第14章微處理器的未來
（謝哈爾·博爾卡爾等，2011年）379
14.1引言379
14.2 20年性能的指數(shù)級增長381
14.2.1晶體管速度擴(kuò)展381
14.2.2核心微體系結(jié)構(gòu)技術(shù)382
14.2.3高速緩存存儲架構(gòu)384
14.3下一個(gè)20年386
14.3.1封裝功耗/總能耗限制了邏輯晶體管的數(shù)量387
14.3.2組織邏輯：多核與定制390
14.3.3精心編排數(shù)據(jù)移動：存儲層次結(jié)構(gòu)和互連394
14.3.4挑戰(zhàn)極限：極限電路、變異性、彈性397
14.3.5軟件挑戰(zhàn)重現(xiàn)：可編程性與效率398
14.4結(jié)論399
參考文獻(xiàn)401
考題403
術(shù)語漢英對照404
參考文獻(xiàn)407